В эпоху программно-определяемых автомобилей (SDV) автомобильные системы на кристалле (SoC) требуют высокой производительности для одновременного запуска множества приложений и должны обеспечивать масштабируемость за счет чиплетов, а также соответствовать требованиям функциональной безопасности. По мере роста размеров и сложности многодоменных SoC для основных вычислительных систем поддержание качества автомобильного класса становится все более сложной задачей. Повышение производительности также увеличивает энергопотребление, что делает улучшение энергоэффективности и безопасности крайне важным. Для решения этих задач компания Renesas разработала следующие технологии:
Компания Renesas разработала новую собственную архитектуру чиплетов , поддерживающую уровень безопасности ASIL D даже в чиплетных конфигурациях. Благодаря сочетанию стандартного интерфейса UCIe между кристаллами и запатентованного механизма RegionID, архитектура предотвращает помехи для аппаратных ресурсов при одновременном запуске нескольких приложений, обеспечивая защиту от помех (Freedom from Interference, FFI). Поскольку традиционные интерфейсы UCIe не позволяют передавать RegionID между кристаллами, Renesas разработала метод сопоставления этих идентификаторов с физическим адресным пространством, их кодирования в области UCIe и последующей передачи. Это обеспечивает безопасный контроль доступа со стороны MMU и ядер в режиме реального времени, удовлетворяя требованиям функциональной безопасности между чиплетами. Кроме того, была подтверждена скорость передачи 51,2 ГБ/с, близкая к верхнему пределу внутрисистемной передачи данных, что гарантирует масштабируемость и безопасность в высокопроизводительных автомобильных SoC.
Расширенные возможности ИИ и качество автомобильного класса:
компания Renesas разработала 3-нм SoC, который улучшает производительность нейронных процессоров (NPU) при сохранении качества автомобильного класса. Размеры NPU увеличились до 1,5 раз по сравнению с предыдущими поколениями, что приводит к увеличению задержки тактирования. Для решения этой проблемы Renesas переработала архитектуру тактирования, разделив генераторы импульсов (CPG) на мини-CPG (mCPG) на уровне субмодулей, что значительно снизило задержку.
Для обеспечения нулевого уровня дефектов в автомобильных приложениях компания интегрировала схемы тестирования в иерархическую архитектуру CPG и унифицировала сигнальный тракт для пользовательских и тестовых тактовых сигналов. В тестовом режиме верхний и нижний mCPG синхронизируются от одного источника тактового сигнала, что обеспечивает унифицированную настройку фазы и гарантирует высокую надежность даже в крупномасштабных SoC.
передовую
технологию управления питанием с более чем 90 доменами, обеспечивающую точное управление мощностью от милливатт до десятков ватт. Кроме того, она разделила силовые переключатели (PSW) на кольцевые и рядные для уменьшения падения напряжения (IR-падения), достигнув приблизительного снижения на 13% по сравнению с традиционными конструкциями.
Для соответствия стандарту ASIL D, двухъядерная синхронная конфигурация (DCLS) управляет главным и верификационным ядрами с помощью независимых переключателей и контроллеров. В случае отказа одного из них система обнаруживает ошибку посредством синхронной работы. Добавлены петлевой мониторинг каждого PSW и термостойкий цифровой вольтметр (DVMON), повышающие устойчивость к старению на 1,4 мВ.
Эти технологии применяются в Renesas R-Car X5H для многодоменных ЭБУ. С помощью R-Car X5H производители могут ускорить эволюцию SDV, обеспечивая безопасность и внедряя автономное вождение, цифровые приборные панели и многое другое.
