Новое ядро ЦП RISC-V дополнит существующий портфель 32-битных микроконтроллеров (МКУ) Renesas, включая собственное семейство RX и семейство RA на базе архитектуры Arm® Cortex®-M.
RISC-V — это открытая архитектура набора команд (ISA), которая набирает популярность в полупроводниковой промышленности благодаря своей гибкости, масштабируемости, энергоэффективности и открытой экосистеме. В то время как многие производители МКУ создали совместные инвестиционные альянсы для ускорения разработки своих продуктов на базе RISC-V, Renesas уже самостоятельно разработала новое ядро RISC-V. Этот универсальный ЦП может служить в качестве основного контроллера приложений, дополнительного вторичного ядра в SoC, внутрикристальных подсистемах или даже глубоко встроенных ASSP.
ЦП RISC-V от Renesas достигает производительности 3,27 CoreMark/МГц, превосходя аналогичные архитектуры на рынке. Он включает расширения для повышения производительности и уменьшения размера кода.
- Подробности
- Категория: Интегральные схемы
Компания Renesas представляет первое поколение 32-битных процессорных ядер RISC-V
Компания Renesas Electronics Corporation объявила о разработке и тестировании 32-битного процессорного ядра на основе открытого стандарта архитектуры набора инструкций RISC-V (ISA). Renesas — одна из первых компаний в отрасли, самостоятельно разработавших процессорное ядро для рынка 32-битных процессоров общего назначения на базе RISC-V, предоставляющая открытую и гибкую платформу для Интернета вещей, бытовой электроники, здравоохранения и промышленных систем.
Печатный журнал
Стоимость годовой подписки:
Вы получите все 10 выпусков, которые публикуются каждый год.
социальные сети
Популярные новости Электроника
Испанский журнал об электронике. Издается более 25 лет.
Испания - Мадрид - Все права защищены © Convertronic Professional, испанский журнал об электронике.