Компания Renesas применила свой запатентованный 65-нанометровый (нм) кремниевый процессор в тонком корпусе (SOTB, примечание 1) для разработки прототипов встроенной SRAM. Прототип SRAM одновременно обеспечивает как высокую скорость чтения 1,8 нс в активном режиме работы, так и сверхнизкое энергопотребление 13,7 нВт/Мбит в режиме ожидания. SRAM достигает самых низких показателей энергопотребления в режиме ожидания (примечание 2) в отрасли, составляя всего одну тысячную от энергопотребления в режиме ожидания, благодаря использованию динамического управления обратным смещением подложки и преимуществам структуры SOTB.
В последнее время на быстрорастущем рынке Интернета вещей все приложения будут подключаться по беспроводной связи, поэтому существует острая необходимость в работе без батарей, использующих естественные источники энергии, такие как свет, вибрация или тепло, и потребляющих меньше энергии для увеличения срока службы батареи. Кроме того, при увеличении срока службы батареи замена батарей больше не потребуется, что сделает приложения необслуживаемыми.
В то же время, миниатюризация конечных продуктов имеет важное значение для разработки приложений Интернета вещей. Снижение энергопотребления ASSP как минимум на порядок позволит осуществить миниатюризацию, поскольку уменьшит емкость используемой в настоящее время батареи. В качестве попытки снизить энергопотребление ASSP для IoT один из методов включает в себя периодическую работу приложения, как правило, в режиме ожидания, с переключением в активный режим только тогда, когда требуется обработка данных. В частности, наиболее распространенная процедура снижения энергопотребления в режиме ожидания заключается в отключении питания схемы после сохранения необходимых данных либо на внешнее устройство, либо во внутреннюю энергонезависимую память. Хотя этот метод эффективен при относительно длительном времени ожидания, в системах, которые часто переключаются между активным и режимом ожидания, сохранение данных в энергонезависимую память и последующая операция перезагрузки становятся значительными накладными расходами. Бывают даже случаи, когда, наоборот, это фактически увеличивает энергопотребление.
Новая технология использует метод, снижающий энергопотребление встроенной SRAM в режиме ожидания. Это позволяет часто выполнять прерывистую работу без увеличения энергопотребления, тем самым устраняя необходимость хранения данных в энергонезависимой памяти и повышая энергоэффективность.
Предыдущие разработки Renesas в области встроенной SRAM включают прототип встроенной SRAM с 28-нм структурой HKMG (высокодиэлектрический металлический затвор) и высокопроизводительную встроенную SRAM с 16-нм структурой FinFET (полевой транзистор с Fin-затвором), в обеих из которых используются передовые технологические процессы. Эти технологии встроенной SRAM были внедрены в автомобильные информационно-развлекательные системы (SoC) Renesas R-Car. Renesas разработала схемную технологию, которая динамически управляет смещением подложки с использованием технологического процесса SOTB, что позволяет снизить ток утечки в режиме ожидания примерно в тысячу раз по сравнению с обычным режимом ожидания.
Основные особенности новой технологии SRAM:
1) Он обеспечивает самое низкое в отрасли энергопотребление в режиме ожидания — 13,7 нВт/Мбит, а также высокоскоростное чтение за 1,84 нс благодаря управлению смещением подложки, использующему структуру SOTB
В последнее время миниатюризация полупроводниковых процессов и проблема масштабирования напряжения вызывают такие трудности, как увеличение тока утечки из-за низкого порогового напряжения полупроводниковых элементов и ухудшение нижнего предела рабочего напряжения из-за возрастающих вариаций в элементах устройств. Эти проблемы приводят к увеличению энергопотребления в режиме ожидания и в рабочем режиме из-за невозможности снижения рабочего напряжения, что затрудняет уменьшение энергопотребления.
Для решения этой проблемы компания Renesas внедрила разработанную внутри компании технологию SOTB, которая эффективно подавляет вариации между элементами устройства и улучшает соотношение тока включения/выключения, и разработала прототип встроенной SRAM с использованием этой новой технологии. Технология SOTB отличается от планарной структуры транзистора, формируемой на кремниевой подложке в предыдущих технологиях, тем, что оксидная пленка (скрытый оксид) находится под тонким слоем кремния на подложке. Эта технология позволяет создавать транзисторы с каналом без легирующих примесей, которые не требуют легирования тонкопленочного кремниевого слоя. Создание структуры канала без легирующих примесей позволяет уменьшить вариации пороговых характеристик транзистора примерно до одной трети от вариаций предыдущих транзисторов с планарной структурой. Это уменьшение вариаций имеет аналогичный эффект, как и структура FinFET, используемая в последнем поколении SoC. Снижение вариаций характеристик транзисторов обеспечивает стабильную работу при низких напряжениях около 0,5 В. Кроме того, использование тонкого слоя BOX в технологическом процессе SOTB позволяет значительно изменять характеристики порогового значения транзисторов за счет управления потенциалом кремниевой подложки под слоем BOX. Этого нельзя было достичь с помощью предыдущей планарной объемной структуры или структуры FinFET. Используя эту особенность, Renesas предлагает интегрированный регулятор, который может динамически управлять смещением подложки встроенной SRAM, позволяя выбирать один из трех режимов работы (нормальный режим, режим низкого энергопотребления и высокоскоростной режим) или режим ожидания в зависимости от приложенного смещения подложки. Используя
этот регулятор, Renesas подтвердила, что при необходимости обработки больших вычислительных нагрузок переключение из нормального режима в высокоскоростной режим — то есть установка потенциала подложки от нулевого смещения до прямого смещения — изменяет время доступа к данным чтения с 4,58 нс до 1,84 нс, обеспечивая, таким образом, 2,5-кратное увеличение скорости по сравнению с нормальным режимом. Напротив, в режиме ожидания приложение обратного смещения к потенциалу подложки снижает ток утечки на три порядка до 13,7 нВт/Мбит, что составляет лишь одну тысячную часть энергопотребления в режиме ожидания. Мощность утечки в нормальном режиме.
2) Когда смещение подложки и сигнал динамически управляются в ответ на вычислительную нагрузку, в зависимости от режима работы могут быть достигнуты как высокая скорость работы, так и низкое энергопотребление. Стабильная работа должна быть обеспечена при всех условиях смещения. Даже если вариации характеристик встроенной SRAM уменьшаются за счет использования структуры SOTB по сравнению с предыдущими планарными устройствами с глобальной структурой, эти вариации не могут быть полностью устранены. Поэтому становится важным обеспечить запас прочности конструкции, чтобы ячейка памяти с наибольшей вариацией могла функционировать. В ASSP для приложений IoT часто встречается ситуация, когда несколько макросов SRAM размещаются по всему чипу. Требуемый запас прочности для каждого отдельного макроблока SRAM будет варьироваться в зависимости от вероятности того, что ячейка памяти с наибольшей вариацией будет включена в макрос. Как правило, для каждого макроса назначались одинаковые наихудшие проектные запасы, чтобы гарантировать надежную работу в наихудшем случае для всех макросов на чипе. Однако это означало, что всегда существовали макросы, для которых запасы были чрезмерными.
Для улучшения этой ситуации Renesas предложила метод репликации схем, в котором ширина импульса чтения может быть точно оптимизирована (Примечание 3) для устранения чрезмерных проектных запасов. Это позволяет снизить активное энергопотребление до 20% во время операций чтения.
Встроенная маломощная SRAM обеспечивает как низкое энергопотребление в режиме ожидания, так и повышенную скорость работы, чего было трудно достичь при непрерывном прогрессе миниатюризации полупроводниковых технологий. Благодаря возможности использования встроенной SRAM с SOTB в ASSP, Renesas планирует поддерживать операции сбора энергии и вносить вклад в разработку необслуживаемых IoT-приложений, не требующих замены батарей. Кроме того, включение встроенной SRAM в маломощные ASSP, изготовленные с использованием 65-нм SOTB-процесса, позволит Renesas внести еще больший вклад в построение более интеллектуального общества.
Дополнительная информация или цитата
Примечание 1: BOX: залегающая ржавчина
Примечание 2: По состоянию на 8 июня 2017 г., согласно исследованиям Renesas
Примечание 3: В небольших макроединицах
