Microchip Technology Inc. 今日宣布扩展其数据中心解决方案产品组合，并凭借首款商用串行内存控制器 (SMC) 正式进军内存基础设施市场。SMC 1000 8x25G 可使计算密集型 CPU 和其他片上系统 (SoC) 在相同封装尺寸内将并行连接的 DDR4 DRAM 内存通道数量增加四倍。Microchip 的串行内存控制器为这些计算密集型平台提供更高的内存带宽和介质独立性，同时实现极低的延迟。.
CPU 处理核心数量的增加导致每个核心的平均可用内存带宽下降，因为 CPU 和 SoC 无法在单个芯片上容纳满足新增核心需求的并行 DDR 接口数量。SMC 1000 8x25G 通过 OMI（开放内存接口）的 25 Gbps 通道连接到 CPU，并通过 72 位 DDR4 3200 接口连接到内存。这显著减少了 CPU 或 SoC 上每个 DDR4 内存通道所需的引脚数量，从而支持更多通道和更大的可用内存带宽。.
符合 OMI 标准的 CPU 或 SoC 可以利用多种不同成本、功耗和性能级别的存储介质，而无需为每种介质配备单独的内存控制器。相比之下，目前的 CPU 和 SoC 内存接口通常与特定的 DDR 接口协议（例如 DDR4）及其相应的接口速度绑定。SMC 1000 8x25G 是 Microchip 面向 OMI 接口推出的首款与存储介质无关的内存基础设施产品。.
数据中心应用需要基于 OMI 的 DDIMM 内存产品，以提供与当前并行 DDR 内存产品相同的高性能带宽和低延迟。Microchip 的 SMC 1000 8x25G 采用创新的低延迟设计，将首次 DRAM 数据访问的延迟降低到 4 ns 以下，同时保持后续数据访问性能不变。因此，基于 OMI 的 DIMM 产品可提供与同类 LRDIMM 产品几乎相同的带宽和延迟水平。.
“我们很高兴推出市场上首款串行存储器控制器器件，”Microchip 数据中心解决方案业务部副总裁 Pete Hazen 表示。“诸如 OMI（开放式存储器接口）等新型存储器接口技术，能够满足高性能数据中心应用日益增长的存储器需求，从而助力各种 SoC 应用的发展。Microchip 进军存储器基础设施市场，彰显了我们致力于提升数据中心性能和效率的决心。”.
IBM Power Systems首席架构师Steve Fields表示：“IBM客户的工作负载需要更密集地使用内存，因此我们做出了战略决策，让POWER处理器的内存接口采用OMI标准接口，以提高内存带宽。IBM非常重视与Microchip就此解决方案达成的协议。”.
SMART Modular、美光科技和三星电子正在开发多款高效的84针DDIMM（DDR4差分双列直插式内存模块），容量从16GB到256GB不等。这些DDIMM将采用SMC 1000 8x25G芯片，并可无缝连接到任何符合OMI标准的25Gbps接口。
“OMI（开放内存接口）标准提供了一种高效的引脚排列串行内存接口，使越来越多的CPU和SoC应用能够提供所需的内存带宽，并在日益增多的存储介质类型（例如存储内存）之间实现无缝切换，”OpenCAPI联盟主席Myron Slota表示。“OpenCAPI联盟为主单元和目标单元提供免版税的知识产权（IP），并推动多项举措以确保标准合规性。”
谷歌平台基础设施技术负责人罗伯·斯普林克表示：“谷歌客户依赖机器学习和数据分析等数据密集型应用，这些应用需要高性能内存。谷歌大力支持基于开放标准的计划，例如 OMI（开放内存接口），它提供了一种高性能内存接口，以满足这些重要的带宽和延迟目标。”.
开发工具：
SMC 100 配备 ChipLink 设计和诊断工具，旨在帮助客户开发符合 IMO 标准的系统。这些工具提供强大的调试、诊断、配置和分析功能，并拥有易于使用的界面。
