瑞萨电子采用其专有的65纳米（nm）硅处理器，并将其集成到超薄封装（SOTB，注1）中，用于开发嵌入式SRAM原型。该原型SRAM在工作状态下实现了1.8 ns的高速读取时间，同时在待机状态下实现了13.7 nW/Mbit的超低功耗。通过利用SOTB结构并采用动态衬底背偏控制，该SRAM实现了业界最低的待机功耗（注2），仅为工作功耗的千分之一。.
近年来，在快速发展的物联网市场中，所有应用都将实现无线连接，因此人们对无需电池即可运行的设备有着强烈的需求。这类设备利用光、振动或热等自然能源，以更低的功耗延长电池寿命。此外，电池寿命的延长意味着无需更换电池，从而使应用实现免维护。.
同时，实现终端产品的微型化对于物联网应用的发展至关重要。将ASSP的功耗降低至少一个数量级将有助于实现微型化，因为这可以减少目前所用电池的容量。为了降低物联网ASSP的功耗，一种技术是间歇性地运行应用程序，通常处于待机模式，仅在需要数据处理时才切换到活动模式。具体来说，降低待机模式下功耗的最常用方法是在将必要数据保存到外部设备或内部非易失性存储器后切断电路电源。虽然这种方法在待机时间相对较长时有效，但在频繁切换活动模式和待机模式的系统中，将数据保存到非易失性存储器以及随后的复位操作会造成显著的开销。甚至在某些情况下，这种方法反而会增加功耗。.
这项新技术采用了一种降低内置SRAM在待机模式下功耗的方法。这使得间歇性操作可以频繁发生而不会增加功耗，从而无需将数据存储在非易失性存储器中，从而提高了电源效率。.
瑞萨电子此前在嵌入式SRAM领域的研究成果包括采用28纳米HKMG（高介电常数金属栅极）结构的嵌入式SRAM原型和采用16纳米FinFET（鳍式场效应晶体管）结构的高性能嵌入式SRAM，这两款产品均采用了尖端工艺技术。这些嵌入式SRAM技术已被应用于瑞萨电子的R-Car车载信息娱乐系统（SoC）中。瑞萨电子还开发了一种利用SOTB工艺技术动态控制衬底偏置的电路技术，使静态漏电流降低至正常待机模式的千分之一左右。.
新SRAM技术的主要特点包括：
1) 通过利用SOTB结构进行衬底偏置控制，实现了业界最低的13.7 nW/Mbit待机功耗以及1.84 ns的高速读取操作。
近年来，半导体工艺的小型化和电压微缩的挑战引发了诸多问题，例如，由于半导体器件阈值电压降低导致漏电流增大，以及由于器件元件差异增大导致下限工作电压下降。这些问题使得待机功耗和工作功耗增加，因为无法降低工作电压，从而难以降低功耗。.
为了解决这个问题，瑞萨电子采用了自主研发的SOTB工艺技术，该技术能够有效抑制器件元件间的差异，并提高开关电流比。瑞萨电子已利用这项新技术制造出嵌入式SRAM原型。SOTB工艺技术与以往工艺技术中在硅衬底上形成的平面晶体管结构不同，它在晶圆衬底上覆盖了一层薄薄的硅层，并在其下方埋入了一层氧化膜（埋氧层）。这项技术实现了无需对薄膜硅层进行掺杂的无掺杂沟道晶体管。通过构建无掺杂沟道结构，晶体管阈值特性的差异可以降低到以往平面型整体结构晶体管的三分之一左右。这种差异的降低与最新一代SoC中采用的FinFET结构具有类似的效果。晶体管性能差异的降低使得器件能够在0.5V左右的低电压下稳定运行。此外，SOTB工艺技术中采用的薄BOX层可以通过控制BOX层下方的硅衬底电位，显著改变晶体管的阈值特性。这是之前的平面体结构或FinFET结构无法实现的特性。瑞萨电子利用这一特性，提供了一个集成稳压器，可以动态控制内置SRAM的衬底偏置，从而根据施加的衬底偏置选择三种工作模式之一（正常模式、低功耗模式和高速模式）或待机模式。
瑞萨电子使用该稳压器验证了，当需要高负载计算处理时，从正常模式切换到高速模式（即将衬底电位从零偏置设置为正向偏置）可将读取访问时间从4.58 ns缩短至1.84 ns，速度比正常模式提高了2.5倍。相反，在待机模式下，对衬底电位施加反向偏置可将漏电流降低三个数量级至13.7 nW/Mbit，仅为待机功耗的千分之一。正常模式下的漏电功耗。
2) 当衬底偏置和信号根据计算负载动态控制时，根据不同的工作模式，可以同时实现高速运行和低功耗。必须确保在所有偏置条件下稳定运行。即使与之前的平面全局结构器件相比，采用SOTB结构可以减少嵌入式SRAM特性的变化，但这些变化无法完全消除。因此，确保设计裕量至关重要，以便最大变化的存储单元也能正常工作。在物联网应用的ASSP中，芯片周围通常会放置多个SRAM宏单元。每个SRAM宏单元所需的设计裕量取决于最大变化的存储单元包含在该宏单元中的概率。通常，每个宏单元都会分配相同的最坏情况设计裕量，以便可靠地保证芯片上所有宏单元的最坏情况运行。然而，这意味着总有一些宏单元的裕量过大。
为了改善这种情况，瑞萨电子提出了一种复制电路方法，该方法可以对读取脉冲宽度进行精细优化（注3），从而消除过大的设计裕量。这使得读取操作期间的功耗最多可降低20%。
低功耗嵌入式SRAM实现了低待机功耗和高运行速度，这在半导体工艺小型化的持续进步中难以实现。通过使ASSP采用SOTB结构的嵌入式SRAM，瑞萨电子计划支持能量采集操作，并助力开发无需更换电池的免维护物联网应用。此外，通过在采用65nm SOTB工艺制造的低功耗ASSP中集成嵌入式SRAM，瑞萨电子计划为构建更智能的社会做出更大贡献。
更多信息或引用
注1：方框：埋藏锈蚀
注2：截至2017年6月8日，根据瑞萨电子的研究
注3：在小宏观单元中
