MathWorks 将 HDL 代码生成功能集成到 MATLAB 中

细节: 类别：设计; 2012年4月12日

MathWorks 推出了HDL Coder，它可以自动从MATLAB生成HDL代码，使工程师能够使用广泛应用的MATLAB语言在FPGA和ASIC上实现设计。MathWorks还推出了HDL Verifier，它包含FPGA的硬件在环（HIL）功能，可用于测试FPGA和ASIC上的设计。

凭借这两款产品，MathWorks 现在可以使用 MATLAB 和 Simulink 提供 HDL 代码生成和验证。.
HDL Coder 可从 MATLAB 函数和 Simulink 模型生成可移植、可综合的 VHDL 和 Verilog 代码，这些代码可用于 FPGA 编程或 ASIC 原型设计和开发。因此，工程团队现在可以立即确定最适合硬件实现的算法。Simulink 模型和生成的 HDL 代码之间的可追溯性也支持开发符合 DO-254 标准和其他标准的高完整性应用程序。

HDL Verifier 现已支持 Altera 和 Xilinx FPGA 板卡的硬件在环 (HIL) 验证。HDL Verifier 提供协同仿真接口，将 MATLAB 和 Simulink 与 Cadence Incisive、Mentor Graphics ModelSim 和 Questa 等 HDL 仿真器连接起来。借助这些功能，工程师可以快速验证其 HDL 实现是否符合 MATLAB 算法和 Simulink 系统规范。.

更多信息或报价