在容不得半点故障的任务中，设计人员通常会选择成本更高的、经过抗辐射加固设计的FPGA（RHBD），这些FPGA已经过屏蔽处理，并符合QML（合格制造商清单）Q级和V级标准认证。QML V级是航天半导体最严格的标准；载人任务和安全关键型任务都依赖QML-V组件来降低故障风险。.
一些设计人员正在开发的系统必须满足日益增长的复杂需求，这些需求包括更高的性能、卓越的机载数据处理能力以及在太空建立高速通信的能力。抗辐射（RT）FPGA 提供了一种解决方案，其设计本身就具有抗辐射能力，并受益于制造商的航天飞行经验和专业知识，以及通过 QML V 级测试的解决方案。本文回顾了可用于航天应用的各种 FPGA 技术以及组件的开发过程。.
太空辐射的影响：
由于商用现成（COTS）组件无法免受太空辐射的各种影响，因此需要使用实时（RT）FPGA。这些辐射会影响集成电路的性能，甚至导致其故障。
其中一种辐射效应是总电离剂量（TID），它是由太空中带电粒子和伽马射线产生的辐射造成的。这种辐射通过电离材料来沉积能量。电离会改变材料的电荷激发、电荷传输、结和衰减特性，从而对器件参数产生负面影响。TID 是指电子设备在给定时间段内（通常是任务持续时间）接收到的累积电离辐射量。损伤程度取决于辐射量，并以辐射吸收剂量（RAD）表示。根据 TID 的辐射耐受性，器件可能会出现功能性或参数性故障。FPGA 中受 TID 辐射影响的典型参数之一是传播延迟，这会降低器件性能。另一种故障机制是高 TID 暴露后漏电流的增加。
辐射的另一种影响是单粒子效应 (SEE)。这些是由质子、重离子和α粒子等粒子辐射引起的瞬时扰动、瞬态或永久性损伤，它们会影响晶体管的敏感区域并导致各种故障。SEE 有多种类型，例如单粒子翻转 (SEU)，当重离子、α粒子或质子等高能电离粒子照射到电路或穿过集成电路时，就会发生 SEU。这会扰乱系统的逻辑。
单粒子闩锁 (SEL) 也是一个问题；这种扰动会导致器件功能丧失，这是由于单个粒子引起的高电流造成的。SEL 可能具有破坏性，也可能不具有破坏性：在破坏性闩锁中，电流不会恢复到标称值，而在非破坏性闩锁中，FPGA 断开并重新连接后，高电平电流将恢复到标称值。
FPGA技术比较
FPGA主要有四种基本类型：
基于SRAM的FPGA：
基于SRAM的FPGA将逻辑单元的配置数据存储在静态存储器中。SRAM是易失性的，断电后无法保留器件配置。因此，这些FPGA每次上电时都必须重新编程。基于SRAM的技术往往功耗更高，且对辐射更敏感。
基于闪存的FPGA：
可重编程的基于闪存的FPGA使用闪存作为配置存储器的主要资源。闪存技术不受单粒子翻转（SEU）的影响，从而消除了辐射对FPGA配置存储器的干扰。RTG4基于闪存的FPGA比基于SRAM的FPGA功耗降低高达50%。闪存技术从多个方面简化了设计，因为它不需要外部存储器、冗余或持续的配置监控。它还省去了散热器，这有助于减小设计的尺寸和重量，并降低功耗——如果电子模块由太阳能电池板供电，这一点尤为重要。
基于 SONOS 的 FPGA：
例如 Microchip 的 RT PolarFire FPGA，它提供具有特性辐射数据、低功耗、SEU 配置抗扰性和高可靠性的组件，目前正在进行 QML-V 认证。这些 FPGA 采用 SONOS 非易失性 (NV) 硅-氧化物-氮化物-氧化物-硅 (SiON-O-S) 技术，在 28nm 工艺节点上制造。通过测量反相器的传播延迟，比较了 28nm 工艺和之前的 65nm 工艺的性能。这些测试表明，SONOS 的 28nm 工艺的性能是 65nm Flash 工艺的 2.5 倍。这些基于 SONOS 的 FPGA 还具有出色的辐射响应和 SEU 抗扰性，以及低功耗解决方案。除了正在进行 QML-V 认证外，基于 SONOS 的 FPGA 还非常适合需要高速信号处理的应用。
图 1 显示了 Flash 和基于 SONOS 的 FPGA 的架构，以提供抗 SEU 能力。
基于反熔丝的FPGA：
基于反熔丝的FPGA只需编程一次，即可防止重复编程，这是基于闪存和SONOS的FPGA的一项关键优势。反熔丝初始状态下不导通电流，而是通过烧毁来导通电流（反熔丝的工作原理与熔丝相反）。反熔丝技术具有很强的抗辐射能力。RT
FPGA的开发：
RT FPGA采用具有优异辐射总剂量（TID）水平的工艺技术进行开发。它们可以是RHBD，其触发器在电路级内置TMR。如果尚未在芯片级实现TMR，则可以采用软件实现。芯片开发完成后，RT FPGA可以进行严格的认证流程。
为了使器件达到最高标准的认证要求，它们必须符合美国国防部标准MIL-PRF-38535，该标准为用于军事和航天应用的集成电路制定了一套全面的认证、测试和可靠性标准。 MIL-PRF-38535 规定了集成电路制造商若想被列入美国国防后勤局 (DLA) 的合格材料清单 (QML) 必须满足的要求。
产品开发的另一个相关方面是单粒子效应 (SEE) 响应的特性分析。如果硅设计相同，则不同晶圆批次的 SEE 响应不会发生变化。FPGA 制造商在确定设计后即可开始 SEE 特性分析流程。一旦器件投入生产，由于没有引入任何设计变更且组件已完成特性分析，因此无需进行进一步的 SEE 测试。
某些工艺技术的总剂量 (TID) 响应可能因晶圆批次而异。因此，必须在生产过程中使用特定批次的晶圆作为参考进行 TID 测试，以确保器件满足规定的 TID 等级（25 krad、100 krad、300 krad）。
实时FPGA对航天器设计的影响：
最新的实时FPGA具有诸多优势，不仅能够简化航天器设计，还能显著提升机载数据处理能力。为了满足这些需求，实时FPGA技术节点的尺寸正在不断缩小，以实现更高的性能、更快的信号处理速度、更大的内存容量以及更强大的数字信号处理（DSP）能力。与专用集成电路（ASIC）相比，实时FPGA还具有其他关键优势，例如可重编程性和更快的开发速度。虽然FPGA通常不会在太空运行期间进行重编程，但随着设计复杂性的增加，这也不失为一种可行的选择。前提是系统设计人员必须遵循相关指南，并全面评估在轨重编程的利弊。
Julian Di Matteo， Microchip公司航天航空高级产品营销工程师
