良好的通道间隔离对于维持波束形成集成电路 (BFIC) 的性能至关重要。在相控阵应用中，为了实现所需的旁瓣抑制和静音，通道间增益设置可能存在显著差异（30 dB 的差异并不罕见）。如 第一部分，现代 BFIC 通常具有多条并行的片上射频路径，这些路径连接到位于 IC 封装同一边缘和/或角落的引脚，通常所有输入（或输出）也位于同一边缘。因此，挑战在于如何在印刷电路板 (PCB) 上布线，将多条射频线连接到这些间距很小的引脚，同时保持线路间足够的隔离度。
本系列文章的第二部分分析了传输线之间的绝缘量如何影响 BFIC 的性能，提供了基于应用绝缘要求和 BFIC 几何形状选择最佳传输线拓扑结构的一般指南，并解释了在 BFIC 附近合理分布间距很小的传输线的最佳方法。本文尺寸主要以千分之一英寸为单位（1000千分之一英寸等于1英寸）。要将千分之一英寸转换为毫米，请乘以0.0254。
隔离度：传输线到传输线。
在任何PCB上，两条相邻的传输线之间都会存在一定程度的耦合，这种耦合可能是电耦合，也可能是通过电磁场耦合，从而导致隔离度并非无限大。第一部分讨论的各种线路拓扑结构之间的隔离性能差异很大。由于场耦合，顶层布线的隔离度通常比埋入式线路差。除了所选的线路拓扑结构之外，影响隔离度的主要因素是工作频率、线路间距以及线路的并行布线距离。此外，如果使用埋入式拓扑结构（例如带状线），则必须精心设计与顶层的过渡部分，以保持良好的隔离度。
图1显示了Keysight RFPro EM仿真得到的两种传输线拓扑结构（接地共面波导（GCPW）和埋入式GCPW）的隔离度与频率的关系。每对线路的中心间距设置为60 mil，并行布线距离为200 mil。每条线路两侧均采用间距为 25 mil、厚度为 6 mil 的接地导体作为隔离层。GCPW 的模拟隔离性能比埋地 GCPW 差。显然，当隔离性能至关重要时，应选择埋地拓扑结构。
图 1. GCPW 和埋地 GCPW 的模拟绝缘。.
GCPW 与埋入式 GCPW：15 dB 隔离度的差异。
印刷电路板 (PCB) 上传输线之间的隔离度差，在信号电平差异较大的应用中尤其会造成问题。在相控阵系统中，如果两个相邻的可变幅度相位 (VAP) 模块分别工作在最小和最大衰减状态，则杂散信号耦合会降低衰减较大路径上 VAP 增益控制功能的线性度。在采用 GCPW 传输线的 PCB 上，我们观察到 ADAR3001（一款 4 输入 4 输出 BFIC，类似于第一部分图 1 所示的器件）存在这种现象。为了提高线路间的隔离度，我们对 PCB 进行了重新设计，采用了埋入式 GCPW。
均方根 (RMS) 增益误差是一个抽象的性能指标，用于指示增益控制的非线性。在本例中，我们测量了两种 PCB 版本的 RMS 增益误差。图 2a 显示了采用 GCPW 的原始 PCB 的 RMS 增益误差，而图 2b 显示了采用埋入式 GCPW 的重新设计的 PCB 的 RMS 增益误差。在图 2a 中，当 VAP 的步进式数字衰减器 (DSA) 在其整个范围内使用时，RMS 增益误差显著增加。这是预期的，因为当 DSA 衰减之间的差异达到最大值时，应用更容易受到隔离度差的影响。
埋入式 GCPW 板的线间隔离度显著改善了 RMS 增益误差，与仿真结果一致，并反映了 BFIC 的实际性能。这些结果表明，即使在 30 GHz 频率下隔离度仅提高 15 dB，也能显著影响测量性能。
图 2. PCB 上 BFIC rms 误差（a）采用 GCPW 线，PCB 上 BFIC rms 误差（b）采用埋入式 GCPW。.
两条平行线的隔离度
：通常认为带状线拓扑结构在上述拓扑结构中隔离度最佳。为了验证这一假设，我们制作了一个实验电路板，以考察带状线拓扑结构在频率范围内能实现多高的隔离度。该电路板的第二层采用了8 mil宽的带状线设计，介质层分别为8 mil厚的Rogers 4003C（第一层到第二层）和8 mil厚的Rogers 4450T（第二层到第三层）。线对的中心距为76 mil，平行线长度为300 mil。选择这些距离是为了大致模拟许多BFIC的射频引脚之间的平均间距，以及线路在连接到同轴连接器或其他器件之前必须经过的后续路径。每条线路都有独立的导轨，导轨宽度为万分之一英寸，中心距为千分之十八英寸。图 3a 显示了第 2 层中的带状线布置（图中未显示包围带状线两侧 Rogers 介质的第 1 层和第 3 层接地层）。图 3b 所示的绝缘测量结果清楚地表明，采用窄导轨的连续带状线可提供最佳性能，尤其适用于对绝缘性能要求极高的场合。
图 3. 带线设计的实验板设计（显示第 2 层）和（b）板隔离结果。.
隔离度图显示噪声，是因为线路对隔离度已达到矢量网络分析仪 (VNA) 的测量极限。所有频率的平均隔离度均大于 -80 dB。在约 26 GHz 处出现的隔离度下降是由 VNA 引起的。.
利用背靠背L1-L2过孔隔离两条平行带状线。
在前一节所述的同一实验板上，设计了另一对带状线，其属性与之前相同（线几何形状、过孔位置、线间距和平行线长度），但每条线上添加了一对过渡过孔（或连续的L1-L2过孔），以观察绝缘层在过渡到顶层时的性能下降情况，如图4a左侧所示。顶层布线保持较短，过孔中心之间的距离为0.014英寸，如图4a右侧放大图所示。
测量了这些带有背靠背过渡过孔（L1-L2背靠背过孔）的带状线的绝缘层，发现其性能较没有过渡过孔的线路有所下降，如图4b所示。该实验突显了……的重要性
图 4。(a) 面包板布局，左侧为一对带状线及其连续过渡过孔的放大图，右侧为缩小图；(b) 面包板及其过渡过孔的实测隔离度。
多路射频输入/输出布线指南
许多集成电路，尤其是射频波束形成器，都具有大量的射频输入/输出，这使得布线和保持良好的射频性能变得困难。除了仔细选择和设计传输线拓扑结构外，延伸至器件的适当接地过孔围栏对于保持射频性能（尤其是隔离度）至关重要。
选择哪种传输线：
选择哪种传输线主要取决于隔离度要求和BFIC的几何结构。例如，如果隔离度只需要在-40 dB左右，则可以安全地使用GCPW。如果需要在-65 dB左右的隔离度，则必须使用带通传输线。接下来，必须考虑BFIC的几何结构，主要是每个引脚的尺寸、引脚间距以及射频引脚之间的距离。例如，如果BFIC是BGA封装，焊球直径为5.5 mil/0.22 mm，引脚间距为10 mil/0.4 mm，相邻射频引脚之间的距离为30 mil/1.2 mm，且隔离度要求为-65 dB或更高，则BFIC的几何结构可以容纳对称的带状线，其近似尺寸为：线宽6 mil，介质层厚度6 mil（线上下方），接地侧间隙10 mil（假设介电常数约为3）。带状线的一般规则是，接地侧间隙应约为线宽的两倍；较小的间隙会影响线路阻抗。射频引脚之间的距离越小，需要使用越细的导线；而射频引脚之间的距离越大，则可以使用更粗的导线。如第一部分所述，后者更可取，因为它能提高在制造过程中实现50 Ω阻抗的可能性。
器件附近的布线：
使用带状线时，在过渡到上层器件引脚时必须格外小心，因为如果未使用合适的接地过孔，该过渡区域会显著降低隔离度。为了获得尽可能高的隔离度，过孔的接地壁应延伸至器件过渡处的带状线末端，如图 5 所示。这样可以延长实现最佳隔离性能所需的关键接地壁。器件还应在信号引脚周围设置接地引脚、凸起和/或接地片，使其大致与延伸的接地壁过孔对齐。
图 5 显示了器件传输线周围的过孔，以及连接线之间单排过孔的情况。如果
射频 I/O 引脚间距较近，则可能无法为每条传输线提供足够的面积来保持与器件相同的过孔栅栏。根据可用面积，典型的过孔栅栏方案包括：
1. 如果过孔尺寸不违反制造商规定的介质厚度纵横比标准，则使用较小的过孔。2
. 如果器件接口处某条传输线上缺少过孔不会降低隔离度，且器件面积适中，则可将过孔以锯齿状错开排列。3
. 如图 5 所示，使用较大尺寸的过孔连接线之间单排过孔，并保持过孔边缘之间的距离与较小尺寸过孔相同；这样可以保持隔离性能。4
. 当传输线间距非常有限时，使用相同尺寸的过孔连接线之间单排过孔。
何时以及如何进行扇出主要取决于器件上射频 I/O 引脚的相对位置。
一般而言，应尽早进行扇出，以最大限度地减少并行线路，从而保持尽可能高的隔离度。如图 5 所示，由于图中所示（以及图中未显示的）射频 I/O 引脚的相对位置，可以立即进行扇出。然而，图 6 显示了一个 2 通道 8 输出器件的扇出情况，其中每个通道的输出级都是一个 1:4 开关，驱动四条长度不同的并行传输线。在这种情况下，扇出还受到器件南北两侧非射频 I/O 布线及其相关电路的限制，这限制了八条传输线的布线位置和方式。
图 6. 2 通道器件的八个射频输出扇出。.
结论：
高频多通道波束形成器和其他射频集成电路的出现，使得PCB设计变得更加复杂，这体现在传输线的精度和过渡（如第一部分所述）以及维持器件性能所需的高通道间隔离度（如第二部分所述）两个方面。射频传输线设计正经历着从表面接地共面波导向埋入式带状线的转变，但即使采用埋入式带状线设计，也必须注意使用紧密排列的过孔栅栏完全包围器件引脚，以保持相邻走线之间的隔离度。此外，紧密排列的走线与器件之间快速扩散，形成走线间的分离，也有助于维持高隔离度。
作者简介：
Joel Dobler 是航空航天、国防和通信事业部的高级产品应用工程师，主要负责波束成形产品，同时也为矢量调制器和可编程低通滤波器提供支持。他自 2006 年起就职于 Analog Devices 公司，负责支持各种射频产品，包括对数和均方根检波器、数字和模拟可变增益放大器、混频器以及 I/Q 解调器。他于 2005 年获得华盛顿州立大学电气工程学士学位，并于 2006 年获得波特兰州立大学电气工程硕士学位。
