坚固耐用的碳化硅 (SiC) MOSFET。
可以说，SiC MOSFET 是电力系统链路中最关键的环节。因此，它们必须在以往较为脆弱的多个方面展现出强大的鲁棒性。与硅 MOSFET 类似，它们也面临着氧化物-半导体结附近杂质、电荷态和其他材料缺陷等外在缺陷的问题，这些缺陷会导致各种器件不稳定性和性能退化机制。消除这些风险要求量产的 SiC MOSFET 具备稳定的阈值电压、可靠的栅极氧化层、稳健的本征结构二极管以及抗雪崩能力。由于参数稳定性和寿命会因供应商而异，因此必须通过认证测试来验证每项特性。
为了验证 SiC MOSFET 阈值电压 (Vth) 的稳定性，通常会对具有统计意义的大量器件施加高温正栅极偏置 (p-HTGB) 和负栅极偏置 (n-HTGB) 进行应力测试，然后简单地比较应力测试前后的 Vth 值。例如，分别对64个1200V SiC MOSFET组成的独立组件应用p型高温梯度退火（p-HTGB）和n型高温梯度退火（n
-HTGB），退火时间为1000小时。观察到的阈值电压（Vth）平均变化为：p型高温梯度退火后+59.6毫伏，n型高温梯度退火后-22.8毫伏。凭借这种稳定性，开发人员可以获得可预测的阈值电压，从而做出更严格、更长远的设计决策。
高可靠性栅极氧化层在所有应用中都至关重要，尤其是在需要长寿命的应用中。为了确定SiC MOSFET栅极氧化层的可靠性，我们对三个1200 V SiC MOSFET组件进行了负载击穿(QBD)测试。所有观察到的失效均为本征失效，表明工艺成熟度较高。我们计算了更多器件（具体为192个）的时间失效率(FIT)和平均失效间隔时间(MTTF)。对于p型高温栅极(p-HTGB)，这些值分别为20和5618年；对于n型高温栅极(n-HTGB)，所得结果分别为93和1233年。这些结果对最终用户来说应该是令人鼓舞的，因为它们与各供应商提供的时间相关介质击穿(TDDB)报告一致。SiC
pn结中的双极退化现象已被广泛研究。如果SiC MOSFET中发生结构二极管退化，则会观察到电流开关期间正向电阻和二极管压降的增加（表现为第三象限输出特性曲线的下降趋势）。幸运的是，SiC MOSFET材料已经发展成熟，生产材料中预先存在的晶体缺陷密度有所降低。即便如此，仍有必要对各供应商的SiC MOSFET进行评估。俄亥俄州立大学最近比较了多家供应商的1200 V SiC MOSFET在最大额定电流（VGS = -5 V）下承受100小时应力后的结构二极管退化情况，并观察到应力阶段后正向电阻存在显著差异。只有供应商C未出现退化（图1）。对相同器件的补充第三象限数据证实了结构二极管退化的存在（或供应商C不存在退化）。
图 1. 第三象限数据显示，供应商 C SiC MOSFET 是唯一未出现二极管结构退化的器件。资料来源：俄亥俄州立大学 Anant Agarwal 博士和 Minseok Kang 博士。.
另一个重要参数是抗雪崩性能，该性能通过非钳位电感开关（UIS）测试进行评估。MOSFET 在关断状态下承受过载电流，由于 MOS 沟道未被充分激活，电流会在半导体芯片边缘产生雪崩。
这与短路电阻测试不同，短路电阻测试中 MOSFET 处于导通状态，电流更均匀地分布在器件的有源区。为了更好地模拟实际工作条件，SiC MOSFET 需进行重复 UIS 脉冲测试（R-UIS）；在额定电流（根据 MIL-STD-750 标准）的三分之二下，施加 10 万次重复脉冲前后，比较参数稳定性和氧化层完整性。结构二极管的 VBR、Vth 和 VF 不受 R-UIS 的影响，表明其具有优异的抗雪崩性能。
低电感功率封装：
一旦对SiC MOSFET的性能充满信心，构建完整SiC系统的下一个关键环节便是优化功率封装。高效的多芯片模块封装应使设计人员能够充分发挥SiC的优势，而非限制其应用。这
需要考虑诸多因素。由于SiC MOSFET半导体芯片尺寸相对较小，因此必须将多个芯片并联才能实现低导通电阻。此外，并联的MOSFET半导体芯片必须同步开关并均匀分配电流，这意味着必须确保半导体芯片互连方案的对称性和低电感。
例如，Microchip的SP6LI封装仅向功率回路增加了2.9 nH的寄生电感，而标准模块封装的寄生电感则超过20 nH。通过将直流链路连接到配置为扁平线的母线上，可以降低功率回路电感。衬底连接对称分布，并尽可能靠近半导体芯片。对于栅源回路，在半导体芯片的高/低侧开关位置，每个可用插槽都使用独立的串联栅极电阻，以优化时序和电流分配。这些独立的栅极电阻可以降低栅源回路中引入的寄生电感，防止灾难性跳闸，并最大限度地减少开关损耗。
智能灵活的栅极驱动技术：
完整的SiC系统所需的第三个要素是控制。SiC MOSFET的快速开关特性意味着，未经优化的系统容易因电磁干扰（EMI）和电压瞬态尖峰而发生故障。因此，需要一种新型的栅极驱动技术，使设计人员能够操控开关动态特性并实现最佳平衡。此外，由于SiC MOSFET的耐久性比大多数硅IGBT短，栅极驱动器必须能够快速检测并响应信号尖峰。
一项名为增强开关的专利技术使得最先进的数字栅极驱动解决方案能够在用户定义的中间VGS处暂停一段所需时间，以释放米勒电容，然后再切换到VGSOFF（参见图2）。这与传统的VGS直接从ON切换到OFF的方法形成鲜明对比，后者使设计人员无法规避其他难以避免的系统问题，例如连接负载的电缆中的寄生电感。事实上，通过对增强型开关特性（VGS 电平和停留时间）进行微小的修改，可以在浪涌保护和效率之间实现非凡的平衡。
图 2：采用增强开关方法的数字门驱动器极大地促进了最佳设计点的识别及其评估。.
图 3 显示了采用两种增强型开关特性以及封装在 D3 封装（106 mm x 62 mm x 31 mm）中的 1200 V SiC MOSFET 模块的关断波形。可以看出，在效率至关重要的情况下，选择较低的中间 VGS 可以降低开关损耗；而较高的 VGS 则可以衰减 VDS 峰值并平滑所有三种波形的振荡。 
借助提供的软件配置工具，只需单击鼠标即可在开发的各个阶段精确配置栅极驱动器设置，无需像以前那样花费数小时使用烙铁。
图 3：SiC MOSFET 模块的关断波形，展示了增强型开关特性的效果。
数字栅极驱动器还可以提升智能化水平。例如，它们可用于在发生故障时提供完全不同的关断特性，从而更好地确保安全运行。增强型短路保护开关方法的加入，不仅强化了低栅极电阻 (Rg) 的应用，还能引导 MOSFET 更平滑、更可控地过渡到关断状态，从而降低雪崩击穿的概率。其他可配置功能包括实时诊断测量，例如直流母线电压和温度监控。
随着电力电子技术从硅 IGBT 向 SiC MOSFET 演进，它越来越依赖元器件供应商提供构建完整系统解决方案所需的关键元件。这意味着 SiC MOSFET 具有久经考验的稳健性、超低电感的功率封装，以及专为轻松优化而设计的新型智能栅极驱动器。所有这些对于简化 SiC 设计从初始评估到现场部署的流程都至关重要。
作者：凯文·斯皮尔，微芯科技
