该解决方案由自动化测试设备 (ATE) 制造商 Advantest 和 Teradyne 合作推出，他们将把 Tessent Silicon Executable 集成到各自的平台中。
其目标是简化测试模式在不同环境中的应用，并使所得结果能够用于后续的调试、诊断和分析流程。

集成了测试模式生成和执行功能，
扩展了西门子半导体测试工作流程，涵盖了从设计功能测试 (DFT) 插入到在已制造器件上执行测试模式的整个过程。该流程包括模式生成和准备必要的测试材料。新软件使用 Tessent 生成的测试材料，将其适配到相应的执行环境，并将测试应用于器件。测试
结果随后返回到 Tessent 工作流程，用于调试、诊断和分析。这种集成使得测试流程的不同阶段能够在同一工具生态系统中连接起来。

通过高速接口和协议进行测试：
该软件旨在简化使用高速接口和协议执行扫描测试的过程。西门子指出，集成电路的复杂性、工作频率、多芯片设计以及新型晶体管技术的不断提升，都对半导体测试提出了更高的要求。
这些因素可能导致测试时间延长和执行要求更加复杂。Tessent Silicon Executable 允许在不同的环境中应用 Tessent 生成的测试模式，包括自动化测试设备、系统级测试、测试平台和系统内环境。
该公司强调，该软件能够在这些环境中保持一致的执行和分析流程。
西门子 EDA 执行副总裁兼集成电路负责人 Ankur Gupta 指出，该软件直接连接了测试创建和执行，从而便于在后续的诊断和分析过程中使用测试结果。

与 Advantest V93000 和 Link Scale 的集成：
参与 Tessent Silicon Executable 发布会的厂商之一是 Advantest。该公司将把该软件集成到其 V93000 测试平台和 Link Scale 中。
此次合作还包括将其应用于预制硅验证活动以及使用 SiConic 进行 DFT 实验室工程。Advantest
技术总监 Juergen Serrer 强调，此次集成将使开发、验证和生产阶段之间的工作流程更加顺畅。
将 Tessent Silicon Executable 添加到这些工具中旨在促进器件开发生命周期中测试流程的连续性。

泰瑞达将Tessent Silicon Executable集成到UltraFLEXplus平台。
泰瑞达还通过将西门子的软件集成到其UltraFLEXplus平台的UltraPort仪器中，参与了此次发布。据该公司称，此次集成将允许使用PCIe Gen 6接口在PCIe上运行SSN（硅测试网络）。泰瑞达将此功能视为使用其自动化测试设备平台进行此类测试的标准化方法。
泰瑞达半导体测试集团总裁Shannon Poulin强调了用于在采用先进封装的器件上传输和执行测试内容的机制的重要性。该公司指出，Tessent Silicon Executable与UltraPort的集成将提高性能并缩短测试时间。

一款适用于不同测试环境的通用工作流程，
旨在将模式生成工具与用于在芯片上运行这些工具的系统连接起来。它允许在相应的测试环境中使用 Tessent 生成的内容，并检索结果以进行进一步分析。西门子推出此功能旨在促进不同测试环境之间的关联，并缩短模式执行的准备时间。
该解决方案还旨在满足采用先进封装技术的多芯片设计和器件的需求。

扩展 Tessent 生态系统：
Tessent Silicon Executable的发布，西门子为其半导体设计和测试解决方案生态系统增添了一款新工具。该应用程序完善了现有的可测试性、模式生成、芯片测试、调试、诊断和分析等设计功能。
与 Advantest 和 Teradyne 的合作将使这些功能能够集成到自动化测试平台中，并通过高速接口扩展模式执行的可能性。