然而，当设计人员创建分辨率足以满足卫星运营商需求的图像有效载荷时，他们会遇到下行链路带宽限制这一长期存在的问题。对于每秒产生数十吉比特数据且每天绕地球运行约16圈的低地球轨道（LEO）成像卫星而言，通过空间中继网络向地球持续发送数据流是不切实际的。过去，图像数据会被压缩并存储在卫星上；然而，通过在卫星上进行更多数据处理，将信息传输到地球，而不是以原始数据的形式存储，可以更有效地利用连接地面站的数据中继网络。这导致了对能够实现所需高数据处理速率并同时满足严格辐射耐受要求的组件的需求激增。
人工智能和机器学习 (AI/ML) 的进步为优化下行链路带宽利用率创造了令人振奋的机遇，例如，通过剔除不包含相关数据的图像（例如，在监测土地利用的卫星上，被厚云遮蔽的地面图像毫无用处；或者在跟踪海上交通的卫星上，剔除没有船舶可见的海洋图像）。此外，AI/ML 还能够实现机载决策的自动化，从而减少甚至消除人工分析，避免图像数据部署延迟数天甚至数周。
随着太空任务需求的不断演变，对太空资产最新技术的需求日益明确且持续；然而，任何部署在太空的产品都必须满足可持续可靠运行的基本要求。
地球观测成像对更快重访频率的需求推动了对场外卫星星座的需求，而这反过来又推动了降低卫星购置成本的需求。
将商用组件准备用于空间应用需要三个关键步骤：辐射评估、包络设计和鉴定。
辐射评估：
太空辐射的影响范围广泛，且与轨道位置密切相关。任何用于太空环境的部件都必须评估辐射的影响，因为辐射会对部件造成物理损伤，进而导致关键卫星设备的功能丧失。表1总结了不同地球轨道上的辐射影响。
表1：地球轨道上的辐射影响。
太空辐射的影响分为两大类：总电离剂量效应和单次事件效应。.
总电离剂量 (TID) 指的是辐射的长期累积。在大多数微电子器件中，TID 会导致性能下降和漏电流增加，甚至可能导致器件完全丧失功能。晶圆制造工艺的微小变化都会导致 TID 的影响，因此，用于航天应用的微电路通常需要进行批次间的 TID 测试。任何微电路在太空中的成功部署都取决于对所用器件 TID 效应的透彻理解。
单粒子效应 (SEE) 指的是微电路与单个亚原子粒子相互作用的结果。在航天应用中，这通常是质子或重离子；在航空应用中，这通常是中子。单粒子电气错误 (SEE) 可以分为几个子类：单粒子闩锁、单粒子翻转、单粒子瞬态和单粒子功能中断。
单粒子闩锁效应是指由于重离子引起的电离作用，寄生PNPN结构发生正向偏置，从而驱动足以对集成电路造成不可逆损坏的电流。
当重离子穿过微电路时，硅原子发生电离和复合，产生电流浪涌，导致触发器和集成存储元件出现单粒子闩锁效应。设计人员可以使用多种缓解方法，例如触发器的三重模块冗余（TMR）和存储器的错误检测与纠正编码解码（EDAC）。
触发器或嵌入式存储单元中的单比特错配可能影响有限，但如果发生在基于 SRAM 的 FPGA 的配置存储器中，则可能造成灾难性后果。在这种情况下，单个重离子就可能导致 FPGA 功能发生意外改变（图 1）。要缓解这些配置更改，需要大量的系统开销，即配置清理和修复。.
图 1：重离子对 FPGA 功能的影响。.
组合逻辑电路中由单粒子辐射引起的信号瞬态变化称为单粒子瞬态（SET），如果瞬态恰好出现在寄存器同步的瞬间，则可能造成问题。在这种情况下，瞬态会被记录为单比特扰动。随着时钟频率的提高，捕获到瞬态的概率也会增加。
任何导致集成电路功能改变的单次辐射事件都称为单粒子功能中断。随着集成电路变得越来越复杂，单粒子功能中断的发生方式也急剧增加。
任何微电路在太空中的成功部署都取决于对辐射对飞行器件影响的透彻理解。因此，对于开发航天硬件的机构而言，拥有与飞行组件配套的晶圆批次的测试数据至关重要。评估辐射影响需要进行破坏性测试。飞行组件不能进行辐射效应测试，因为这会严重影响组件的预期寿命。辐射效应测试是通过对每批晶圆进行抽样来进行的。单粒子效应测试在产品生命周期的早期阶段进行，因为单粒子效应取决于集成电路设计，并且通常不会因晶圆制造工艺而发生显著变化。对于商用元件，必须格外谨慎，因为任何一批商用元件都可能来自不同的晶圆批次、不同的芯片版本，甚至不同的代工厂，这会极大地增加辐射效应对元件的影响差异。如果没有严格的可追溯性，就无法确定接受辐射测试的元件是否能代表实际使用的元件。相比之下，用于航天飞行的微电路通常具有完整的批次可追溯性，器件制造商可以提供用于飞行的元件所来自的特定晶圆批次的总剂量效应（TID）测试数据。
封装：
高可靠性卫星中使用的大多数微电路都封装在气密封装的陶瓷封装中。使用陶瓷封装主要有三个原因。首先是陶瓷封装的可检测性。用于航天系统的组件制造和测试的军用标准（例如 Mil Prf 38534、Mil Prf 38535 和 Mil Std 883 B 级）要求在密封前对封装内的集成电路进行第三方检测，以验证组件的质量。在密封盖子之前，陶瓷封装的检测很容易进行。
陶瓷封装的另一个优点是，在极端温度或真空条件下，陶瓷材料不会释放蒸汽，这种现象称为“放气”。相比之下，塑料封装会释放蒸汽，这会导致光学元件在太空中起雾。
气密封装陶瓷封装的最后一个优点是，它们能够在航天硬件组装和集成过程中保护内部的微电子元件免受有害湿气或电路板清洁液的侵害。
鉴于以上原因，气密封装陶瓷封装对于要求最苛刻的高级别任务至关重要，例如国家安全航天任务和载人航天任务。
随着性能要求的提高，陶瓷封装面临着一些日益严峻的挑战。现代集成电路所需的I/O引脚数量更多，因此信号、电源和接地引脚必须以二维阵列的形式安装在封装底部，而不是像某些传统封装（例如陶瓷四方平面封装 (CQFP)）那样以线性排列的方式围绕封装外部排列。封装和电路板之间热膨胀系数的不匹配会导致机械应力，当印刷电路板在较大的温度范围内运行时，这种应力可能会使普通焊球断裂。为了解决这个问题，人们使用焊柱代替焊球。焊柱具有机械柔性，可以吸收电路板和陶瓷封装热膨胀系数不同所带来的机械应力。
陶瓷封装面临的另一个挑战与其电气性能有关。最新的板载信号处理系统采用集成电路之间以及电路板之间的串行数据互连设计，数据速率可达 10 至 12 Gb/s。陶瓷封装能够满足这些需求。然而，下一代系统的数据速率将超过这些，这对当前的陶瓷封装技术构成了挑战。陶瓷封装供应商正在通过评估新技术来应对这一挑战。
由于使用陶瓷封装存在诸多挑战，一些航天项目计划采用塑料封装的集成电路。塑料封装的优势在于其电寄生效应比陶瓷封装更小，从而在高速 I/O 应用中实现更高的性能。此外，塑料封装的热膨胀系数与印刷电路板材料的热膨胀系数更为接近，这大大降低了焊球上的机械应力，无需使用焊柱，从而提高了效率。
认证：
集成电路 (IC) 航天应用认证过程中进行的测试取决于 IC 是采用陶瓷封装还是塑料封装。
对于采用陶瓷封装的 IC，认证按照既定标准进行，例如 Mil Prf 38535 或等效的 ESA 规范。大多数美国供应商都符合 Mil Prf 38535 标准。主要认证步骤列于表 1。Mil Prf 38535 中规定了两个认证等级，分别称为 QML Q 级和 QML V 级。QML Q 级适用于高可靠性国防应用，而 QML V 级适用于可靠性最高的航天应用。 QML Q 级和 V 级的主要区别在于，V 级具有最严格的认证要求，例如认证样品需要进行 4,000 小时的高温运行寿命测试，而 Q 级仅需 1,000 小时。
采用陶瓷封装的集成电路示例包括 Microchip 的抗辐射 RTG4 FPGA，该产品于 2018 年获得了 QML Q 级和 V 级认证（图 2）。
图 2：Microchip RTG4 抗辐射 FPGA。.
对于采用塑料封装的集成电路，目前整个航天行业尚未达成共识的认证标准。当塑料封装产品用于航天应用时，其认证活动主要依据JEDEC标准。航天行业的主要集成电路供应商和用户正在JEDEC委员会的框架下，合作制定一套质量管理体系（QML）标准，用于对航天用塑料封装集成电路进行认证和控制。一旦达成共识，用于航天用塑料封装微电路认证和筛选的QML标准，许多目前为航天产品提供支持的集成电路供应商很可能会提供符合该标准的认证和筛选后的微电路。.
新的替代方案：
卫星服务提供商正寻求开拓新市场或创造新能力，例如全球通信网络和高重访率地表成像。这些业务需要卫星星座。为了控制大规模卫星部署的成本，卫星设计人员通常使用并非专门针对辐射环境或太空部署设计的组件。风险在于，现成 (COTS) 组件往往缺乏太空应用经验、太空认证，甚至晶圆批次可追溯性或同质性，因此从样品收集的辐射数据未必能代表用于太空飞行的组件。
为此，一些微电路制造商开始提供无需完整太空级 QML 测试的抗辐射组件。例如，Microchip 的 RTG4 抗辐射 FPGA 系列目前采用塑料球阵列封装，并正在根据 JEDEC 标准进行认证。开发此类“亚 QML”产品为大规模卫星星座的设计人员提供了一种替代方案，无需进行 QML 筛选即可节省成本。使用耐辐射微电路可为太空任务提供高水平的辐射保障和遗留系统保护，并避免与商用现成组件相关的可追溯性不足的问题。
航天设计师不断变化的需求推动了对高密度、高性能集成电路的需求。严苛的太空环境要求用于航天应用的组件具备极高的抗辐射能力和可靠性。无论采用塑料封装还是陶瓷封装，一套完善的认证和选型要求对于确保未来航天任务的成功至关重要。成熟的航天级微电路制造商正在积极应对这一挑战，并提供更广泛的产品系列，其中包括传统的QML认证组件和Sub-QML器件。这些Sub-QML器件兼具抗辐射能力和可追溯性，同时采用成本更低的封装和筛选工艺。.
作者：Ken O'Neill， Microchip Technology
