东芝电子欧洲公司即将宣布其下一代深沟槽超结（SJ）半导体技术的发展，该技术将用于高效功率 MOSFET。.与早期的 DTMOS IV MOSFET 相比，基于新型 DTMOS V 工艺的器件具有更低的 EMI 噪声和更小的导通电阻 (RDS(ON))。.
与之前的DTMOS IV半导体技术类似，DTMOS V基于一种独特的外延工艺，该工艺包括深沟槽刻蚀和P型外延生长。与传统的平面工艺相比，深沟槽刻蚀工艺可实现更窄的单元间距和更低的导通电阻(RDS(ON))。东芝的深沟槽工艺能够使MOSFET的RDS(ON)热系数优于采用多层外延生长工艺的传统超结MOSFET。.
东芝采用 DTMOS V 技术，将 TK290P60Y DPAK 的导通电阻 (RDS(ON)) 降低了高达 17%，相比之下，TK12P60W DTMOS IV MOSFET 的导通电阻更低。此外，东芝还进一步优化了开关性能和电磁干扰噪声之间的平衡。.
DTMOS V MOSFET 将简化设计并提升电源转换应用（包括开关电源、功率因数校正 (PFC) 设计、LED 照明和其他 AC/DC 应用）的性能。首批基于第五代工艺的 MOSFET 将提供 600V 和 650V 两种额定电压，并采用 DPAK (TO-252) 和 TO-220SIS（智能隔离）封装。其导通电阻最高可达 0.29 Ω 至 0.56 Ω。.
