作为长期战略联盟的一部分，NVIDIA 和西门子取得了一项以前认为不可能的突破：利用 Veloce proFPGA CS 的可扩展、性能优化的硬件架构以及 NVIDIA 的优化芯片架构，在短短几天内捕获了数万亿个周期。.
“NVIDIA 和西门子正在多个领域开展合作，尤其是在推进硬件辅助验证方法和基于 FPGA 的原型设计方面，以满足复杂人工智能和机器学习 SoC 的验证要求，”西门子数字化工业软件高级副总裁兼硬件辅助验证总经理 Jean-Marie Brunet 表示。
“Veloce proFPGA CS 通过将灵活且可扩展的架构与先进、易于使用的部署和调试流程相结合，解决了这些挑战，为单个 FPGA IP 验证和具有数十亿个门的芯片设计提供了最佳解决方案。”.
NVIDIA硬件工程副总裁Narendra Konda指出： “随着人工智能和计算架构变得越来越复杂，半导体团队需要高性能的验证解决方案，以验证海量工作负载并加快产品上市速度。将我们的架构与Veloce proFPGA CS集成，使我们能够在几天内捕获数万亿个周期，从而确保下一代人工智能的可靠性。”
基于FPGA的原型验证系统速度极快，能够在远低于仿真或模拟所需时间内完成芯片前验证工作负载。然而，由于硬件和软件的复杂性日益增加，当前的AI和ML设计需要更大的处理能力。
为了满足这些需求、遵守市场交货期限并确保可靠性，在短时间内执行数万亿次循环已成为一项关键要求。传统的验证工具，例如仿真和模拟，在合理的时间范围内最多只能处理数百万次或数十亿次循环。
