现代印刷电路板 (PCB) 的元件密度不断提高，某些封装（例如 BGA 和 LGA）的引脚几乎无法触及。这对任何基于引脚或节点物理接触的测试工具都构成了巨大的挑战。
边界扫描正是为了解决这一难题而设计的，因此它已成为从设计阶段构建正确边界扫描链的关键工具。XJTAG DFT Assistant for Altium Designer 通过与 Altium Designer 的完全集成，帮助验证边界扫描链的正确连接。
“XJTAG DFT Assistant for Altium Designer 为技术人员提供了一个免费且易于使用的扩展程序，用于在原理图绘制阶段（PCB 生产之前）检查边界扫描链的连接和端接是否正确。
通过及时检测和纠正这些故障，企业可以节省时间和成本。”XJTAG 首席执行官 Simon Payne 表示。
“在首款原型机制造期间，XJTAG DFT Assistant 允许用户将初步项目从 Altium Designer 导出到 XJTAG 的开发软件中，从而开发额外的测试用例。这些测试用例一旦可用，即可立即用作实际的硬件测试。这为全球电子工程师提供了一项至关重要的新功能。”
适用于 Altium Designer 的 XJTAG DFT 助手包含两个关键组件：XJTAG 链检查器和 XJTAG 访问查看器。XJTAG
链检查器能够检测并识别 JTAG 链扫描中的常见错误，例如测试访问端口 (TAP) 连接错误。即使是简单的连接错误也会导致整个链无法扫描。XJTAG 链检查器能够识别连接错误，并在设计过程中将其报告给开发人员。此外，它还能检测配置错误的 TAP。XJTAG
访问查看器则会突出显示可通过边界扫描访问的原理图范围，使用户能够立即查看哪些组件可通过边界扫描访问以及可以扩展测试覆盖范围的位置。
“我们很高兴 XJTAG 推出此扩展功能，相信我们的客户会发现它对他们的产品开发大有裨益，”Altium 技术合作与业务发展总监 Daniel Fernsebner 评论道。
作为边界扫描技术领域的专家，XJTAG 在解决 PCB 相关问题方面拥有丰富的经验，能够有效防止边界扫描链无法正常工作。通过在原理图绘制阶段将这些知识应用于 Altium Designer 的 XJTAG DFT 助手，工程师可以在开发环境中以及硬件生产之前充分利用这些专业知识。
边界扫描（Boundary Scan）由 IE3 定义为一系列标准（IEEE 1149.x，已被所有主要半导体制造商采用），它使用边界扫描链（一个简单的 4 或 5 信号总线，用于顺序连接兼容的 JTAG 组件）提供对 PCB 上所有兼容集成组件的电气访问。通过边界扫描，访问范围可以扩展到包含兼容的非 JTAG 组件，用于连接性和功能测试，以及对非易失性存储器和 FPGA/CPLD 进行编程。
边界扫描可用于从原型到生产测试的各个阶段，能够检测各种故障。检测到的故障包括短路、开路、高低抽头故障以及上拉/下拉电阻故障。 XJTAG 系统还允许您在无需物理接触引脚或使用昂贵的工具（例如在线测试仪、飞针或尖峰测试台）的情况下，定位特定网络中的故障。XJTAG
DFT Assistant for Altium Designer 是一个免费扩展程序，可从扩展程序面板下载。
