A era do transporte autónomo está a emergir e, com ela, uma nova era de exigências computacionais para a indústria automóvel. Os veículos automatizados requerem extensas redes de sensores para digitalizar o ambiente circundante e fornecer ao automóvel os dados necessários para emular a condução humana. O relatório "Autonomous Cars and Robotaxis 2024-2044" da IDTechEx apurou que os principais robotáxis de nível 4 da SAE possuem até 40 sensores individuais. Combinado com a futura implementação de tecnologias de automação no mercado automóvel, isto impulsionará um crescimento anual composto (CAGR) de 13% no mercado de sensores automóveis nos próximos 10 anos. No entanto, os sensores por si só são praticamente inúteis sem computação de alto desempenho para processar os seus dados e construir uma representação tridimensional do ambiente, de forma a orientar a política de condução programada do veículo.

Computação de Alto Desempenho (HPC) para veículos autónomos

Fonte: IDTechEx

Independentemente de se utilizar a fusão tardia ou precoce, a computação de alto desempenho (HPC) terá ainda um grande volume de processamento de dados a realizar, como o processamento de imagens e a execução de algoritmos de IA para classificação de imagens e políticas de condução. Os principais componentes que lidam com estas tarefas são os processadores gráficos (GPUs), os processadores de computação (CPUs) e a memória RAM. Normalmente, estes são componentes separados e discretos; no entanto, os requisitos específicos da HPC para veículos autónomos levaram à sua combinação em chips únicos denominados SoCs, ou sistemas em chip. Estes combinam GPUs, CPUs, RAM e outros componentes num único chip de silício. O SoC ideal pode receber dados de todos os sensores de condução autónoma do veículo, processá-los, identificar e classificar todos os objetos detetados e criar um conjunto de ações de condução, aceleração e travagem com base na política de condução.

Integrar todas estas funções num único chip é fundamental para satisfazer os requisitos computacionais da condução autónoma. Com praticamente nenhuma separação física, cada parte do chip pode trocar dados com uma latência próxima de zero, quase sem ruído e uma enorme largura de banda. Isto contrasta fortemente com a distribuição de componentes discretos numa placa de circuito impresso, com mais interfaces e mais pistas de dados que introduzem ruído e latência.

Um futuro de tecnologias semicondutoras em crescimento

Nos últimos anos, a IDTechEx observou empresas como a Mobileye, Nvidia e outras a progredir de 28 nm em 2018 para soluções FinFET de 7 nm e até mais pequenas em 2021. No entanto, as fundições estão agora a produzir tecnologias abaixo de 5 nm e a caminhar para tecnologias abaixo de 1 nm no futuro. A cada redução para metade do tamanho do nó, o poder de computação aumenta dez vezes. Mas procurar nós cada vez mais pequenos tornar-se-á mais caro. Um único wafer de 300 mm da tecnologia de 3 nm da TSMC custa cerca de 20.000 dólares, e este preço continuará a subir à medida que as tecnologias abaixo dos 3 nm são procuradas em vários setores, desde aplicações de computação convencionais, como telefones, computadores portáteis e PCs, até à nova procura do setor automóvel.

Desafios e Oportunidades para a HPC Automóvel

Fonte: IDTechEx

Perante este cenário, os desenvolvedores de HPC automóvel precisam de considerar como otimizar as tecnologias existentes para obter o máximo desempenho. Uma abordagem que a IDTechEx observa é um maior foco na inteligência artificial (IA), redes neuronais (RN) e aceleradores de aprendizagem profunda (AP). Estes aceleradores utilizam estratégias inovadoras de processamento de dados melhoradas pela IA, reduzindo a dependência das abordagens tradicionais de GPU. Isto pode aumentar significativamente o desempenho do chip, exigindo menos investimento em tecnologias de nós mais pequenos e até mesmo gerando um benefício global de eficiência. A IDTechEx observa que a IA está a tornar-se mais presente nos diagramas de blocos de SoC de grandes fornecedores de segundo nível, como a Mobileye e a Renesas. Mas uma perspectiva particularmente interessante é a Recogni. A Recogni é uma startup que desenvolveu um acelerador de IA para aplicações de SoC de condução autónoma, prometendo revolucionar o poder computacional e a eficiência.

Mesmo com a redução do tamanho dos nós e com soluções inovadoras de IA, a maior indústria de chips de computador do mundo ainda enfrenta uma desaceleração no ritmo de desenvolvimento. A Lei de Moore afirma que o poder computacional deve duplicar a cada dois anos, uma fórmula empírica de décadas que se manteve válida até recentemente. Há quem diga que a Lei de Moore está a começar a perder força à medida que a indústria enfrenta desafios tecnológicos cada vez mais complexos para alcançar ganhos incrementais mais pequenos. Outros afirmam que a Lei de Moore está morta.

Avanços na embalagem de semicondutores: chiplets e muito mais

Fonte: IDTechEx

Uma solução importante para lidar com o abrandamento da Lei de Moore e o aumento substancial do custo de fabrico de circuitos integrados monolíticos (CIs) é o conceito de "Chiplets".

O conceito central de chiplets envolve a decomposição de um circuito integrado monolítico em blocos funcionais distintos, a transformação desses blocos em chiplets separados e, em seguida, a remontagem desses blocos ao nível do encapsulamento. O objetivo final de um processador baseado em chiplets é manter ou melhorar o desempenho, reduzindo os custos de produção em comparação com os circuitos integrados monolíticos tradicionais. A eficácia do design dos chiplets depende fortemente das técnicas de encapsulamento, especialmente as utilizadas para interligar múltiplos chiplets, uma vez que estas impactam significativamente o desempenho global do sistema. Estas tecnologias avançadas de encapsulamento de semicondutores, que incluem abordagens como circuitos integrados 2.5D, circuitos integrados 3D e encapsulamento de alta densidade ao nível de wafer, são coletivamente designadas por "encapsulamento avançado de semicondutores". Estas técnicas de ponta são examinadas em detalhe no relatório de investigação da IDTechEx intitulado "Encapsulamento Avançado de Semicondutores 2022-2032". Facilitam a convergência de múltiplos chiplets, frequentemente produzidos em diferentes nós de processo, num único substrato. Esta convergência é possibilitada pela utilização de bumps compactos, o que permite maiores densidades de interligação e capacidades de integração superiores.

Evolução das Tecnologias de Embalagem de Semicondutores

Fonte: Relatório IDTechEx "Embalagens Avançadas de Semicondutores 2022-2032"

Analisando o panorama atual das tecnologias avançadas de encapsulamento de semicondutores na indústria, tomemos como exemplo ilustrativo o setor dos CPUs para servidores. Embora a maioria dos CPUs para servidores contemporâneos sejam construídos em torno de designs monolíticos de Sistema em Chip (SoC), surgiram alguns desenvolvimentos notáveis. Em 2021, a Intel anunciou o seu CPU para servidores de próxima geração, o Sapphire Rapids, que irá adotar uma abordagem inovadora. Este CPU de próxima geração será construído como um módulo de quatro chips interligados pela Ponte de Interligação Multi-Die Integrada (EMIB) da Intel, representando uma solução avançada de encapsulamento de semicondutores 2.5D.

Ao mesmo tempo, a AMD adotou o poder das técnicas avançadas de encapsulamento de semicondutores 3D para melhorar o desempenho dos CPUs dos servidores. No caso do seu mais recente CPU para servidores, o Milan-X (lançado em março de 2022), a AMD emprega uma estratégia de encapsulamento 3D que envolve o empilhamento de um chip de cache diretamente sobre o processador. De acordo com a AMD, esta inovação resulta num aumento significativo da densidade de interligações (mais de 200 vezes) em comparação com o encapsulamento 2D convencional. Estes avanços não se limitam aos CPUs; o ambiente de data center também testemunhou a integração de tecnologias avançadas de encapsulamento de semicondutores para outros componentes, como aceleradores. A NVIDIA, uma importante empresa do setor, utiliza a tecnologia de encapsulamento 2.5D da TSMC, conhecida como Chip on Wafer on Substrate (CoWoS), para os seus aceleradores GPU de alto desempenho desde 2016.

Um futuro de integração avançada nos setores automóvel e de computação de alto desempenho (HPC)

Num futuro próximo (nos próximos 10 a 15 anos), impulsionado pelo aumento das exigências de processamento e pela necessidade de largura de banda substancial com um consumo mínimo de energia, o setor automóvel seguirá uma trajetória semelhante à do mercado de computação em nuvem e de alto desempenho (HPC). Esta trajetória envolve a integração de diversas propriedades intelectuais (PI) e componentes de silício ao nível do encapsulamento para alcançar características essenciais e um desempenho ideal. No contexto dos processadores para veículos autónomos (VA), o cenário de encapsulamento testemunhará a fusão de múltiplos componentes de silício no mesmo encapsulamento, implementando abordagens avançadas em 2.5D e 3D.

Com a crescente procura de computação de alto desempenho nos veículos e a necessidade de um aumento contínuo do desempenho, haverá uma rápida evolução na tecnologia incorporada nos computadores automóveis. Tamanhos de nós abaixo de 3 nanómetros, designs de chiplets, maior dependência da aceleração por IA, embalagens 2.5D e até mesmo embalagens 3D tornar-se-ão prática padrão para HPC em tecnologias autónomas para automóveis. Os computadores estão presentes nos automóveis há décadas, mas as tecnologias que estão a surgir farão com que o automóvel médio de hoje pareça uma tecnologia de telefone fixo num mundo de smartphones.

Autores: Dr. James Jeffs, Analista de Tecnologia Sénior da IDTechEx e Dr. Yu-Han Chang, Analista de Tecnologia Sénior da IDTechEx