APIX2 é a tecnologia SerDes (serializador/desserializador) da Inova para comunicação de vídeo e dados em veículos. Oferece transmissão de dados diferencial de alta velocidade através de cabo QSTP (quad braid-pair), com uma largura de banda até 3 Gbps. O APIX2 é a segunda geração do consagrado padrão Automotive Pixel Link (APIX) e é ideal para aplicações de câmaras e displays automóveis.
Michael Hendricks, diretor da divisão automóvel do Intel Programmable Solutions Group, afirma: "A placa adicional APIX2 HSMC permite a interface de câmaras e ecrãs com FPGAs da Intel através da interface APIX2 de longo alcance, possibilitando o desenvolvimento de experiências de condução de ponta e ricas em funcionalidades.".
Capacidades do produto:
A placa mezzanine de alta velocidade APIX2 pode transmitir simultaneamente múltiplos sinais de vídeo digital, bem como tráfego de dados Ethernet bidirecional de 100 Mbps e dados de controlo SPI, através de ligações robustas de cabos APIX de entrada e saída de um FPGA.
Os dois recetores Inova INAP375RAQ integrados aceitam fluxos de vídeo com resoluções até 1600x600 pixels e taxas de atualização até 100Hz. A sua interface de vídeo flexível pode ser configurada para lidar com um ou dois fluxos de vídeo independentes cada, totalizando até quatro fluxos de entrada de vídeo.
O transmissor integrado Inova INAP375TAQ pode enviar vídeo de 18 ou 24 bits com uma resolução até 1600x600 pixels, uma profundidade de cor de 24 bits e taxas de atualização até 100Hz para um monitor utilizando a interface de vídeo digital OpenLDI.
A porta Ethernet RJ45 10/100 da placa permite enviar e receber tráfego de dados através da ligação APIX2 do transmissor e recetor nº 1 através de uma Interface Independente de Media (MII). Também pode ser utilizada para enviar tráfego de vídeo IP através dos links APIX2.
Nas aplicações de câmaras, as câmaras podem ser alimentadas remotamente através de Power over APIX (PoA) utilizando o regulador de potência da placa.
Características adicionais
O transmissor APIX2 inclui um conector HSD® (dados de alta velocidade) para um cabo QSTP, bem como uma interface LVDS através do conector HSMC do FPGA.
Cada um dos dois dispositivos recetores APIX2 inclui um conector HSD® (High Speed Data) para um cabo QSTP. Existe uma interface de vídeo paralela de cada receptor para o FPGA através do conector HSMC.
A nova placa conta ainda com uma porta SPI e um conector STATUS ligado ao FPGA.
O cartão mezzanine estará disponível no primeiro trimestre de 2017.
