No entanto, o fabrico destes encapsulamentos de alto desempenho exige uma seleção criteriosa dos materiais, um controlo rigoroso do processo e uma inovação contínua nas técnicas de fabrico. O mais recente relatório da IDTechEx, “Materiais e Processos para Encapsulamentos de Semicondutores Avançados 2027–2037: Tecnologias, Empresas e Previsões”, analisa estes desafios em relação aos materiais e fluxos de processo para encapsulamentos 2.5D — incluindo silício, materiais orgânicos e vidro — bem como junções híbridas Cu-Cu para integração 3D. O relatório também fornece previsões a 10 anos para módulos de encapsulamento de semicondutores avançados baseados em dielétricos orgânicos e vidro, abrangendo projeções por unidade e por superfície.

Materiais para Interposers 2.5D:
Em encapsulamento 2.5D, os diversos chiplets estão interligados horizontalmente por interposers, para os quais são considerados três materiais principais: silício (Si), materiais orgânicos e vidro. Os interposers de silício são o padrão da indústria para computação de alto desempenho (HPC) devido à sua capacidade de suportar o encaminhamento fino, mas o seu elevado custo e limitações de área de encapsulamento representam um desafio. Para mitigar estes problemas, as pontes de Si localizadas representam o passo seguinte. Os interposers orgânicos oferecem uma alternativa de baixo custo, particularmente com o encapsulamento ao nível do painel com distribuição (FOPLP), que aumenta a utilização da área e reduz os custos até 60%. No entanto, alcançar um encaminhamento fino semelhante ao do silício ainda é um desafio.

Os interposers de vidro, ou substratos com núcleo de vidro (GCS), têm o potencial de suportar uma elevada densidade de encaminhamento, proporcionar uma boa estabilidade dimensional, reduzir a deformação em encapsulamentos de grande área, oferecer um coeficiente de expansão térmica ajustável e permitir um desempenho elétrico com baixas perdas, entre outras vantagens. É importante salientar que o vidro também é compatível com o processamento ao nível do painel, tornando-o atraente à medida que os tamanhos dos encapsulamentos continuam a aumentar para os chips de IA e HPC. No entanto, permanecem vários desafios de fabrico, incluindo o controlo do processo e a melhoria do desempenho na formação de vias e metalização através do vidro, o manuseamento de painéis de grandes dimensões, problemas de fissuras no vidro e fiabilidade mecânica, controlo de limpeza e contaminação, entre outros. Mitigar falhas em substratos de vidro requer uma otimização aos níveis de design, materiais e processo, em vez de uma solução pontual. Portanto, embora o vidro ofereça um grande potencial como plataforma de materiais escalável, a sua adoção dependerá da capacidade do ecossistema de fabrico para lidar com estes desafios em grande escala.

De um modo geral, à medida que o ecossistema evolui, cada material traz as suas próprias vantagens e desafios para o encapsulamento 2.5D, com foco no equilíbrio entre desempenho, escalabilidade e custo.

Colagem Híbrida Cu-Cu: A
colagem híbrida wafer-a-wafer (W2W) e chip-a-wafer (D2W) são duas abordagens principais para a colagem híbrida 3D, cada uma com vantagens e desafios distintos. A colagem W2W, o processo mais consolidado, envolve a união de dois wafers completos, geralmente numa única etapa uniforme. Esta abordagem beneficia de uma superfície consistente, tornando o alinhamento e a colagem relativamente simples. Como os wafers mantêm sempre um formato circular, o processo pode ser otimizado para uma elevada produtividade, sendo adequado para produção em grande escala. No entanto, a colagem W2W é menos flexível no manuseamento de chips de tamanhos variados e está limitada pela necessidade de colar wafers idênticos.

Por outro lado, a colagem híbrida D2W é mais complexa e supera as limitações da colagem W2W quando se trabalha com chips de alto desempenho de tamanhos variados. Em vez de colar wafers inteiros, a D2W envolve a colagem precisa de chips individuais num wafer alvo, permitindo a integração de chips de diferentes tamanhos e tipos num único encapsulamento. Esta flexibilidade torna a colagem D2W ideal para técnicas de encapsulamento avançadas, como a integração de chiplets, permitindo aos fabricantes combinar chips com diferentes funções. No entanto, a colagem D2W apresenta desafios de fabrico significativos. Exige superfícies ultralimpas e livres de partículas, bem como um alinhamento preciso, pois qualquer contaminação ou desalinhamento pode levar a defeitos que comprometem significativamente a qualidade da colagem.
Além disso, a colagem D2W introduz complicações relacionadas com as proporções dos chips. Os chips com proporções maiores podem causar problemas de colagem unilateral, em que a frente de colagem começa num dos lados, resultando potencialmente num efeito de escala. A utilização de suportes orgânicos flexíveis ou adesivos durante o corte dos chips complica ainda mais o processo. Além disso, a colagem D2W é mais sensível aos tempos de espera, o que pode degradar a qualidade da superfície antes de ocorrer a colagem.

Apesar destes desafios, a flexibilidade e a precisão da união D2W estão a tornar-se cada vez mais críticas para aplicações de alto desempenho, enquanto as ferramentas de união híbrida integradas estão a surgir para solucionar muitos destes obstáculos.

Materiais de interface térmica para embalagens de semicondutores avançadas da próxima geração:
A gestão térmica é também uma consideração crítica nas embalagens de semicondutores avançadas. Nas embalagens 2.5D, os chips lógicos de alta potência e as pilhas HBM são colocados lado a lado sob o mesmo dissipador de calor, aumentando a potência total da embalagem e criando pontos quentes localizados. Nas embalagens 3D, o desafio é ainda maior, uma vez que os chips empilhados verticalmente podem criar fontes de calor ocultas com caminhos de dissipação de calor limitados.

Isto aumenta a importância dos materiais de interface térmica (TIMs) para encapsulamentos 2.5D e 3D. A seleção do TIM é determinada por diversos fatores, incluindo a resistência térmica, a condutividade térmica do material, a fiabilidade mecânica, a qualidade do contacto, a facilidade de teste, o custo e a compatibilidade com o fabrico em larga escala.
Estão a ser exploradas várias soluções de TIM1 e TIM1.5, incluindo pastas térmicas à base de polímeros, TIMs metálicos sólidos, como folhas de índio, metais líquidos e materiais à base de grafeno. O relatório da IDTechEx examina o potencial roteiro para os TIMs no encapsulamento avançado de semicondutores, considerações importantes para a seleção de materiais, materiais candidatos e casos de utilização relevantes.

O relatório inclui previsões a 10 anos para módulos de encapsulamento de semicondutores avançados com dielétricos orgânicos e à base de vidro, abrangendo tanto as remessas de unidades como a área total do módulo. As previsões avaliam a adoção em aceleradores de IA, CPUs de servidores, chips ADAS em veículos autónomos e eletrónica de consumo, com particular ênfase na crescente importância de plataformas de encapsulamento avançadas de grande área em aplicações de IA e HPC.