A Microchip Technology Inc. anunciou hoje a expansão do seu portefólio de soluções para data centers e a sua entrada no mercado de infraestruturas de memória com o primeiro controlador de memória série disponível comercialmente. O SMC 1000 8x25G permite que CPUs de alto desempenho computacional e outros sistemas em chip (SoCs) quadrupliquem o número de canais de memória DRAM DDR4 ligados em paralelo, dentro do mesmo tamanho de encapsulamento. Os controladores de memória série da Microchip fornecem a estas plataformas de elevado desempenho computacional uma maior largura de banda de memória e independência dos media, com uma latência extremamente baixa.
O aumento do número de núcleos de processamento nos CPUs levou a uma diminuição da largura de banda média de memória disponível por núcleo, dado que os CPUs e SoCs já não conseguem acomodar o número de interfaces DDR paralelas num único chip necessárias para satisfazer as exigências do número crescente de núcleos. O SMC 1000 8x25G liga-se à CPU através das vias de 25 Gbps da OMI (Open Memory Interface) e à memória através de uma interface DDR4 3200 de 72 bits. Isto resulta numa redução significativa do número de pinos necessários no CPU principal ou no SoC por canal de memória DDR4, possibilitando, assim, mais canais e maior largura de banda de memória disponível.
Um CPU ou SoC compatível com OMI pode utilizar diversos tipos de suportes com diferentes custos, consumo de energia e níveis de desempenho, sem a necessidade de um controlador de memória separado para cada tipo. Em contraste, as interfaces de memória atuais dos CPUs e SoCs estão frequentemente ligadas a protocolos de interface DDR específicos, como o DDR4, e as suas respetivas velocidades de interface. O SMC 1000 8x25G é o primeiro produto de infraestrutura de memória independente de suportes da Microchip no seu portefólio para a interface OMI.
As aplicações de data center requerem produtos de memória DDIMM baseados em OMI que ofereçam a mesma largura de banda de alto desempenho e baixa latência que os produtos de memória DDR paralelos atuais. O SMC 1000 8x25G da Microchip incorpora um design inovador de baixa latência que aumenta a latência para menos de 4 ns no primeiro acesso aos dados da DRAM, mantendo o mesmo desempenho de acesso para os dados subsequentes. Como resultado, os produtos DIMM baseados em OMI oferecem praticamente os mesmos níveis de largura de banda e latência que os produtos LRDIMM comparáveis.
“Na Microchip, estamos entusiasmados por apresentar o primeiro controlador de memória série do mercado”, afirma Pete Hazen, vice-presidente da unidade de negócio de Soluções para Data Centers da Microchip. “As novas tecnologias de interface de memória, como o OMI (Open Memory Interface), permitem que uma vasta gama de aplicações SoC satisfaçam os crescentes requisitos de memória das aplicações de data center de alto desempenho. A entrada da Microchip no mercado de infraestruturas de memória reforça o nosso compromisso em melhorar o desempenho e a eficiência nos data centers.”.
“As cargas de trabalho dos clientes da IBM exigem uma utilização mais intensiva da memória, e é por isso que tomámos a decisão estratégica de que as interfaces de memória do processador POWER utilizem interfaces padrão OMI para aumentar a largura de banda da memória”, afirmou Steve Fields, arquitecto-chefe da IBM Power Systems. “A IBM valoriza o acordo com a Microchip para o fornecimento desta solução.”.
A SMART Modular, a Micron e a Samsung Electronics estão a desenvolver vários módulos DDIMM (DDR4 Differential Dual-Inline Memory Module) de 84 pinos com capacidades que variam entre os 16 GB e os 256 GB. Estes módulos DDIMM utilizarão a tecnologia SMC 1000 8x25G e ligar-se-ão perfeitamente a qualquer interface de 25 Gbps compatível com OMI.
“A norma OMI (Open Memory Interface) fornece uma interface de memória série com uma pinagem eficiente, permitindo que um número crescente de aplicações de CPU e SoC ofereçam a largura de banda de memória e a transição perfeita entre um número crescente de tipos de media, como a memória de armazenamento”, afirmou Myron Slota, presidente do OpenCAPI Consortium. “O OpenCAPI Consortium fornece propriedade intelectual (IP) livre de royalties para unidades master e de destino e impulsiona diversas iniciativas que garantem a conformidade com as normas.”
“Os clientes da Google dependem de aplicações que exigem um grande volume de dados, como a aprendizagem automática e a análise de dados, que exigem memória de alto desempenho”, disse Rob Sprinkle, líder técnico de infraestrutura de plataforma da Google LLC. “A Google apoia fortemente iniciativas baseadas em normas abertas, como o OMI (Open Memory Interface), que fornece uma interface de memória de alto desempenho para cumprir estas importantes metas de largura de banda e latência.”.
Ferramentas de desenvolvimento:
O SMC 100 é fornecido com as ferramentas de design e diagnóstico ChipLink para auxiliar os clientes no desenvolvimento de sistemas compatíveis com a IMO. Estas ferramentas oferecem recursos avançados de depuração, diagnóstico, configuração e análise, com uma interface intuitiva.
Mais informações ou um orçamento
