Com o avanço das tecnologias IoT e IA, espera-se que os microcontroladores (MCUs) utilizados nos dispositivos finais ofereçam um desempenho sem precedentes. As frequências de relógio dos CPUs das MCU de alto desempenho chegam às centenas de MHz, pelo que, para alcançar um desempenho ainda maior, é necessário aumentar as velocidades de leitura da memória não volátil integrada (MRAM) para minimizar a diferença entre as frequências de relógio da MRAM e da CPU. A MRAM tem uma margem de leitura inferior à memória flash utilizada nas MCU convencionais, o que torna as operações de leitura a alta velocidade mais desafiantes. Por outro lado, em termos de desempenho de gravação, a MRAM é mais rápida do que a memória flash porque não requer qualquer operação de apagamento antes da gravação.
Por outro lado, em relação ao desempenho de escrita, a MRAM é mais rápida que a memória flash porque não requer qualquer operação de apagamento antes da escrita. No entanto, a redução dos tempos de escrita é desejável não só para o uso diário, mas também para diminuir os custos de escrita de normas de teste nos processos de teste e de escrita de códigos de controlo para os fabricantes de produtos finais.
Para fazer face a estes desafios, a Renesas desenvolveu as seguintes novas tecnologias de circuitos para conseguir operações de leitura e escrita mais rápidas em MRAM.
(1) Tecnologia de Leitura Rápida
: As leituras MRAM são geralmente realizadas utilizando um amplificador diferencial (amplificador sensor) para determinar qual das duas correntes, a corrente da célula de memória ou a corrente de referência, é maior. No entanto, como a diferença nas correntes das células de memória entre os estados 0 e 1 (a janela de leitura) é menor em MRAM do que em memória flash, a corrente de referência deve ser posicionada precisamente no centro da janela de leitura para leituras mais rápidas. A nova tecnologia introduz dois mecanismos. O primeiro alinha a corrente de referência no centro da janela com base na distribuição real de corrente das células de memória em cada chip, tal como medido durante o processo de teste. O segundo mecanismo reduz o desvio do amplificador sensor. Estes ajustes resultam numa velocidade de leitura mais rápida.
Além disso, nas configurações convencionais, existe uma grande capacitância parasita nos circuitos utilizados para controlar a tensão da linha de bits, impedindo que esta suba demasiado durante as operações de leitura. Isto torna o processo de leitura mais lento, pelo que é introduzido um esquema de ligação Cascode (Nota 1) neste circuito para reduzir a capacitância parasita e acelerar a leitura.
Graças a estes avanços, a Renesas consegue atingir o tempo de acesso de leitura aleatória mais rápido do mundo, de 4,2 ns. Mesmo considerando o tempo de preparação do circuito de interface que recebe os dados de saída da MRAM, podemos realizar operações de leitura aleatória a frequências superiores a 200 MHz.
(2) Tecnologia de Escrita de Alta Velocidade
Para operações de escrita, as tecnologias de escrita de alta velocidade para STT-MRAM incorporadas, anunciadas em dezembro de 2021, melhoraram o desempenho de escrita aplicando primeiro a tensão de escrita simultaneamente a todos os bits de uma unidade de escrita utilizando uma tensão de escrita relativamente baixa gerada a partir da tensão externa (alimentação de E/S) do chip MCU através de um circuito redutor, e depois utilizando uma tensão de escrita mais elevada apenas para os poucos bits restantes que não puderam ser escritos. Desta vez, a Renesas tem em conta que, uma vez que as condições de alimentação utilizadas nos processos de ensaio e pelos fabricantes do produto final são estáveis, o limite inferior da tensão externa pode ser flexibilizado. Assim, ao aplicar uma tensão de redução mais elevada da tensão externa a todos os bits da primeira fase, o desempenho de escrita pode ser melhorado em 1,8 vezes.
Combinando as novas tecnologias mencionadas, foi fabricado um protótipo de um chip de teste de MCU com uma matriz de células de memória MRAM de 10,8 Mbit, utilizando um processo de MRAM incorporado de 22 nm. A avaliação do chip protótipo confirmou que este atingiu uma frequência de acesso de leitura aleatória superior a 200 MHz e um desempenho de escrita de 10,4 MB/s a uma temperatura máxima de junção de 125 °C.
O chip de teste contém também 0,3 Mbit de OTP (Nota 2) que utiliza a quebra de células MRAM para evitar a adulteração de dados. Esta memória pode ser utilizada para armazenar informações de segurança. A gravação em OTP requer uma tensão mais elevada do que a gravação em MRAM, dificultando a gravação no terreno, onde as tensões de alimentação são tipicamente menos estáveis. No entanto, ao suprimir a resistência parasita dentro da matriz de células de memória, esta nova tecnologia também possibilita a gravação no campo.
A Renesas continua a desenvolver tecnologias para integrar MRAM em MCUs (IEDM 2021, VLSI 2022). Estas novas tecnologias têm o potencial de aumentar drasticamente as velocidades de acesso à memória para mais de 200 MHz, possibilitando MCUs de maior desempenho com MRAM integrada. Velocidades de gravação mais rápidas contribuirão para uma escrita de código mais eficiente nos dispositivos finais. A Renesas está empenhada em aumentar ainda mais a capacidade, a velocidade e a eficiência energética da MRAM.
Nota:
Cascata é uma configuração para ligar um transístor de fonte comum em série com um transístor com uma tensão CC aplicada ao gate.
Memória programável uma única vez. A configuração de uma porção da matriz de memória MRAM para se tornar OTP permite a implementação de uma OTP com uma área menor do que uma OTP macro geral que utiliza eFuses ou quebra da película de óxido do transístor.
