Enquanto um telemóvel com software de reconhecimento de voz pode consumir cerca de 1 watt de energia, o novo chip requer entre 0,2 e 10 miliwatts, dependendo da quantidade de palavras que precisa de reconhecer.
Numa aplicação prática, isto traduz-se provavelmente numa poupança de energia de 90 a 99%, o que poderá tornar o controlo por voz viável para dispositivos eletrónicos relativamente simples. Isto inclui dispositivos com restrições de energia que precisam de captar energia do ambiente ou ficar meses sem ter de recarregar a bateria. Tais dispositivos constituem a base tecnológica do que se designa por "Internet das Coisas" ou IoT.
“A entrada de voz tornar-se-á uma interface natural para muitas aplicações wearable e dispositivos inteligentes”, afirma Anantha Chandrakasan, professor de Engenharia Elétrica e de Computação no MIT, cuja equipa desenvolveu o novo chip. “A miniaturização destes dispositivos exigirá uma interface diferente do toque ou do teclado. Será fundamental integrar a funcionalidade de voz localmente para poupar energia do sistema, em comparação com a execução desta operação na cloud”.
“Não creio que tenhamos desenvolvido esta tecnologia para uma aplicação específica”, acrescenta Michael Price, que liderou o projeto do chip enquanto estudante de pós-graduação em engenharia elétrica e de computação no MIT e agora trabalha para a fabricante de chips Analog Devices. “Tentámos simplificar a infraestrutura para oferecer melhores opções aos designers de sistemas do que teriam com a tecnologia anterior, seja aceleração por software ou hardware.”
O Sonolento Acorda.
Hoje em dia, os sistemas de reconhecimento de voz mais eficazes, bem como muitos outros sistemas de inteligência artificial de ponta, baseiam-se em redes neuronais — redes virtuais de processadores de informação simples modelados a partir do cérebro humano. Grande parte dos circuitos dos novos chips é dedicada à implementação de redes de reconhecimento de voz da forma mais eficiente possível.
Mas mesmo o sistema de reconhecimento de voz mais eficiente em termos energéticos pode descarregar rapidamente a bateria de um dispositivo se funcionar continuamente. Por conseguinte, o chip também inclui um circuito mais simples de "deteção de atividade de fala" que monitoriza o ruído ambiente para determinar se pode ser fala. Se for, o chip aciona o circuito de reconhecimento de voz maior e mais complexo.
De facto, para fins experimentais, o chip dos investigadores possuía três circuitos diferentes de deteção de atividade de fala, com diferentes graus de complexidade e, consequentemente, diferentes exigências de energia. Qual o circuito mais eficiente depende do contexto, mas em testes que simularam uma vasta gama de condições, o mais complexo dos três circuitos ofereceu a maior poupança de energia para o sistema como um todo. Embora consumisse quase três vezes mais energia do que o circuito mais simples, gerou muito menos falsos positivos; Circuitos mais simples anulam frequentemente a sua poupança de energia ao acionar o resto do chip.
Uma rede neural típica consiste em milhares de "nós" de processamento capazes de realizar apenas cálculos simples, mas densamente interligados. No tipo de rede normalmente utilizado para reconhecimento de voz, os nós estão organizados em camadas. Os dados de fala são inseridos na camada inferior da rede, cujos nós os processam e os passam para os nós da camada seguinte, cujos nós os processam e os passam para a camada seguinte, e assim sucessivamente. A saída da camada superior indica a probabilidade de os dados de fala representarem um som de fala específico.
Uma rede de reconhecimento de voz é demasiado grande para caber na memória interna de um único chip, o que é um problema porque a utilização de dados externos ao chip é muito mais intensiva do que recuperá-los do armazenamento local. Por isso, o projeto dos investigadores do MIT centra-se em minimizar a quantidade de dados que o chip precisa de recuperar da memória externa.
Gestão de largura de banda:
um nó no meio de uma rede neural pode receber dados de uma dúzia de outros nós e transmitir dados para outra dúzia. Cada uma destas duas dezenas de ligações tem um "peso" associado, um número que indica a importância dos dados por ela enviados para os cálculos do nó receptor. O primeiro passo para minimizar a largura de banda da memória do novo chip é comprimir os pesos associados a cada nó. Os dados são descomprimidos apenas após serem carregados no chip.
O chip também explora o facto de que, no reconhecimento de voz, onda após onda de dados precisa de passar pela rede. O sinal de áudio recebido é dividido em incrementos de 10 milissegundos, cada um dos quais deve ser avaliado separadamente. O chip dos investigadores do MIT carrega apenas um nó de rede neural de cada vez, mas passa os dados de 32 incrementos consecutivos de 10 milissegundos por ele.
Se um nó tiver doze saídas, as 32 passagens produzem 384 valores de saída, que o chip armazena localmente. Cada um destes valores precisa de ser combinado com outros 11 quando enviado para a próxima camada de nós, e assim sucessivamente. Portanto, o chip acaba por necessitar de um circuito de memória incorporado substancial para os seus cálculos intermédios. Mas só acede a um nó comprimido de cada vez a partir da memória externa, mantendo os seus requisitos de energia baixos.
A investigação foi financiada pelo Projeto Qmulus, uma iniciativa conjunta do MIT e da Quanta Computer, e o chip foi prototipado através do programa de universidades satélite da Taiwan Semiconductor Manufacturing Company.
###
Autor: Larry Hardesty, MIT News Office
