O controlador RCD DDR5 de terceira geração da Renesas foi concebido para módulos DIMM registados (RDIMMs). O RCD suporta velocidades até 7200 MT/s e é o primeiro do setor a interagir com módulos DIMM de tamanho reduzido (SODIMMs), módulos DIMM sem buffer (UDIMMs), módulos DIMM de alto desempenho para jogos e redução do tamanho da memória para plataformas de clientes.
O controlador RCD gere o barramento de endereço de comando (CA), a seleção do chip e o relógio entre o controlador host e os módulos DRAM, além de criar um barramento BCOM para controlar o buffer de dados LRDIMM. O novo controlador melhora a compatibilidade com o equalizador de feedback de decisão (DFE) aumentando os taps do DFE de quatro para seis para melhorar a margem de segurança do recetor, enquanto o suporte dos barramentos laterais I2C e I3C proporciona um controlo de acesso direto ao registador.
O CKD gere o relógio entre o controlador host e a DRAM, um novo requisito para módulos DIMM DDR5 que operam a velocidades até 7200 MT/s para DIMMs de clientes e aplicações de memória a jusante. O novo controlador de relógio suporta o acesso às interfaces I2C e I3C para permitir o controlo assíncrono e fornece acesso a palavras de controlo internas para configurar as características do dispositivo e acomodar diferentes configurações de SODIMM e UDIMM, bem como aplicações de sistemas com pouca memória.
Os controladores de relógio para os clientes RG5C172B0C0GBX#BC0 e RG5C172B0C0GBX#HC0 estão a ser testados num encapsulamento 35-FCBGA de 2,3 mm x 5,8 mm e estarão disponíveis em grande volume no segundo semestre de 2023. Os controladores de relógio DDR5 de terceira geração RG5R364A0C0GBY#BC0 e RG5R364A0C0GBY#HC0 estão a ser testados num encapsulamento FCCSP de 8,7 mm x 13,5 mm e estarão disponíveis em grande volume no primeiro semestre de 2024.
