L'ère des transports autonomes s'annonce, et avec elle, les exigences informatiques du secteur automobile. Les véhicules automatisés nécessitent de vastes réseaux de capteurs pour analyser leur environnement et leur fournir les données nécessaires à la conduite, même en présence d'un humain. Selon le rapport « Voitures autonomes et robotaxis 2024-2044 » d'IDTechEx, les robotaxis de niveau 4 de la SAE les plus performants sont équipés de jusqu'à 40 capteurs. Conjugué au déploiement imminent des technologies automatisées sur le marché automobile, ce phénomène devrait entraîner une croissance annuelle composée de 13 % pour le marché des capteurs automobiles au cours des dix prochaines années. Toutefois, les capteurs seuls sont quasiment inutiles sans une puissance de calcul élevée pour traiter leurs données et construire une représentation tridimensionnelle de l'environnement, indispensable à la programmation de la conduite du véhicule.

Calcul haute performance (HPC) pour véhicules autonomes

Source : IDTechEx

Que la fusion soit précoce ou tardive, le calcul haute performance (HPC) devra toujours effectuer un important traitement de données, notamment le traitement d'images et l'exécution d'algorithmes d'IA pour la classification d'images et la gestion des stratégies de conduite. Les composants clés qui gèrent ces tâches sont les processeurs graphiques (GPU), les processeurs de calcul (CPU) et la mémoire vive (RAM). Généralement, il s'agit de composants distincts et discrets ; cependant, les exigences spécifiques du HPC pour les véhicules autonomes ont conduit à leur intégration dans des puces uniques appelées SoC (System-on-Chip). Ces SoC combinent GPU, CPU, RAM et autres composants sur une seule puce de silicium. Un SoC idéal peut recevoir les données de tous les capteurs de conduite autonome du véhicule, les traiter, identifier et classifier tous les objets détectés, et générer une série d'actions de direction, d'accélération et de freinage en fonction de la stratégie de conduite.

L'intégration de toutes ces fonctions sur une seule puce est essentielle pour répondre aux exigences de calcul de la conduite autonome. Grâce à l'absence quasi totale de séparation physique, chaque composant de la puce peut échanger des données avec une latence quasi nulle, un bruit quasi inexistant et une bande passante énorme. Ceci contraste fortement avec la présence de composants discrets répartis sur un circuit imprimé, qui comportent davantage d'interfaces et de pistes de données, sources de bruit et de latence.

Un avenir de technologies semi-conductrices en pleine croissance

Ces dernières années, IDTechEx a observé des entreprises comme Mobileye, Nvidia et d'autres progresser de la technologie 28 nm en 2018 aux solutions FinFET 7 nm, puis à des technologies encore plus fines en 2021. Cependant, les fonderies produisent désormais des technologies inférieures à 5 nm et s'orientent vers des technologies inférieures à 1 nm. À chaque réduction de moitié de la taille des nœuds, la puissance de calcul est multipliée par dix. Mais la recherche de nœuds toujours plus petits engendrera des coûts croissants. Une seule plaquette de 300 mm de la technologie 3 nm de TSMC coûte environ 20 000 dollars américains, et ce prix continuera d'augmenter à mesure que la demande de technologies inférieures à 3 nm se développera dans divers secteurs, des applications informatiques courantes comme les téléphones, les ordinateurs portables et les PC, aux nouvelles exigences du secteur automobile.

Défis et opportunités du calcul haute performance dans le secteur automobile

Source : IDTechEx

Face à ce contexte, les développeurs HPC du secteur automobile doivent optimiser les technologies existantes pour des performances maximales. IDTechEx observe notamment une tendance à privilégier l'intelligence artificielle (IA), les réseaux de neurones (RN) et les accélérateurs d'apprentissage profond (AP). Ces technologies exploitent des stratégies novatrices de traitement des données optimisées par l'IA, réduisant ainsi la dépendance aux approches GPU traditionnelles. Il en résulte une augmentation significative des performances des puces, un moindre investissement dans les technologies de gravure plus fines et même un gain d'efficacité global. IDTechEx constate une présence accrue de l'IA dans les schémas fonctionnels des SoC des principaux équipementiers de niveau 2, tels que Mobileye et Renesas. Recogni représente une perspective particulièrement intéressante. Cette start-up a développé un accélérateur d'IA pour les applications SoC de conduite autonome, promettant une révolution en matière de puissance de calcul et d'efficacité.

Malgré la miniaturisation des puces et les solutions d'IA innovantes, le secteur des semi-conducteurs, le plus important au monde, connaît un ralentissement de son développement. La loi de Moore stipule que la puissance de calcul devrait doubler tous les deux ans ; cette formule empirique, vieille de plusieurs décennies, s'est avérée fiable jusqu'à récemment. Certains affirment que la loi de Moore commence à s'essouffler, car le secteur doit relever des défis technologiques de plus en plus complexes pour réaliser des progrès marginaux. D'autres estiment que la loi de Moore est tout simplement obsolète.

Progrès dans le conditionnement des semi-conducteurs : les chiplets et plus encore

Source : IDTechEx

Une solution prometteuse pour remédier au ralentissement de la loi de Moore et à l'augmentation substantielle du coût de fabrication des circuits intégrés monolithiques (CI) est le concept de « chiplets ».

Le concept fondamental des chiplets consiste à décomposer un circuit intégré monolithique en blocs fonctionnels distincts, à transformer ces blocs en chiplets séparés, puis à les réassembler au niveau du boîtier. L'objectif ultime d'un processeur à base de chiplets est de maintenir, voire d'améliorer, les performances tout en réduisant les coûts de production par rapport aux circuits intégrés monolithiques traditionnels. L'efficacité de la conception des chiplets repose fortement sur les techniques de packaging, en particulier celles utilisées pour interconnecter plusieurs chiplets, car elles ont un impact significatif sur les performances globales du système. Ces technologies avancées de packaging de semi-conducteurs, qui incluent des approches telles que les circuits intégrés 2.5D, les circuits intégrés 3D et le packaging haute densité au niveau de la plaquette, sont collectivement appelées « packaging avancé de semi-conducteurs ». Ces techniques de pointe sont examinées en détail dans le rapport de recherche d'IDTechEx intitulé « Advanced Semiconductor Packaging 2022-2032 ». Elles facilitent la convergence de plusieurs chiplets, souvent produits à différentes étapes de fabrication, sur un seul substrat. Cette convergence est rendue possible par l'utilisation de plots de connexion compacts, permettant des densités d'interconnexion plus élevées et des capacités d'intégration supérieures.

Évolution des technologies d'encapsulation des semi-conducteurs

Source : Rapport IDTechEx « Conditionnement avancé des semi-conducteurs 2022-2032 »

Pour comprendre l'évolution actuelle des technologies d'encapsulation de semi-conducteurs, prenons l'exemple des processeurs pour serveurs. Si la plupart des processeurs pour serveurs actuels reposent sur des architectures monolithiques sur puce (SoC), des avancées notables ont vu le jour. En 2021, Intel a annoncé Sapphire Rapids, son processeur pour serveurs de nouvelle génération, qui adopte une approche novatrice. Ce processeur est conçu comme un module de quatre puces interconnectées par la technologie EMIB (Integrated Multi-Die Interconnect Bridge) d'Intel, offrant ainsi une solution d'encapsulation de semi-conducteurs 2.5D.

Dans le même temps, AMD a tiré parti des techniques avancées d'encapsulation 3D des semi-conducteurs pour améliorer les performances des processeurs pour serveurs. Pour son dernier processeur serveur, le Milan-X (lancé en mars 2022), AMD utilise une stratégie d'encapsulation 3D qui consiste à empiler une puce de cache directement sur le processeur. Selon AMD, cette innovation permet d'accroître considérablement la densité d'interconnexion (plus de 200 fois) par rapport à l'encapsulation 2D classique. Ces progrès ne se limitent pas aux processeurs ; les centres de données intègrent également des technologies d'encapsulation avancées pour d'autres composants, tels que les accélérateurs. NVIDIA, acteur majeur du secteur, utilise depuis 2016 la technologie d'encapsulation 2.5D de TSMC, appelée Chip on Wafer on Substrate (CoWoS), pour ses accélérateurs GPU haut de gamme.

Un avenir d'intégration avancée dans les secteurs de l'automobile et du calcul haute performance (HPC)

Dans un avenir proche (d'ici 10 à 15 ans), sous l'impulsion de la croissance des besoins en puissance de traitement et de la nécessité d'une bande passante importante pour une consommation énergétique minimale, le secteur automobile suivra une trajectoire similaire à celle du cloud et du calcul haute performance (HPC). Cette trajectoire implique l'intégration de diverses propriétés intellectuelles (PI) et de composants en silicium au niveau du boîtier afin d'obtenir les fonctionnalités essentielles et des performances optimales. Dans le contexte des processeurs pour véhicules autonomes (VA), l'architecture des boîtiers verra l'intégration de multiples composants en silicium au sein d'un même boîtier, mettant en œuvre des approches 2.5D et 3D avancées.

Face à la demande croissante de calcul haute performance dans les véhicules et à la nécessité d'une amélioration continue des performances, les technologies embarquées dans les ordinateurs de bord connaîtront une évolution rapide. La finesse de gravure inférieure à 3 nm, l'architecture en chiplets, le recours accru à l'accélération par IA, l'encapsulation 2.5D, voire 3D, deviendront la norme pour le calcul haute performance dans les technologies autonomes des voitures. Si les ordinateurs sont présents dans les véhicules depuis des décennies, les technologies à venir rendront la voiture actuelle presque obsolète, comparable à une ligne téléphonique fixe dans un monde dominé par les smartphones.

Auteurs : Dr James Jeffs, analyste technologique senior chez IDTechEx et Dr Yu-Han Chang, analyste technologique senior chez IDTechEx