Dans le cadre d'un projet de recherche financé par le ministère fédéral allemand de l'Économie et de l'Énergie, PLS a développé des outils innovants pour l'architecture de flux de données Bosch (DFA) et les a intégrés à UDE 2026.
L'architecture Bosch DFA est un accélérateur matériel hautement parallèle et configurable dynamiquement, permettant des calculs hautes performances orientés flux de données, essentiels pour les applications d'IA. Grâce à son faible encombrement et sa faible consommation d'énergie, la DFA est idéale pour l'intégration dans les systèmes embarqués et les systèmes sur puce (SoC).
Contrairement aux architectures de processeurs classiques, où les algorithmes sont principalement exécutés par des séquences d'instructions machine, l'automate fini déterministe (AFD) implémente les tâches en combinant des blocs mathématiques de base qui forment un graphe de flux de données natif. Ceci garantit une efficacité nettement supérieure. Cependant, ce type de graphe ne pouvant être débogué avec les fonctions de débogage traditionnelles, PLS a étendu UDE avec de nouvelles fonctionnalités spécifiquement conçues pour l'analyse et le débogage du graphe de flux de données de l'AFD.
En tant que module périphérique au sein d'un système embarqué ou d'un SoC, l'accélérateur numérique à dérivation (DFA) peut être démarré et arrêté indépendamment ou de manière synchrone avec les cœurs principaux du contrôleur hôte. Dans l'interface utilisateur du débogueur, il est intégré comme un cœur supplémentaire et fait partie d'un groupe de contrôle d'exécution qui gère la synchronisation du débogage entre les cœurs. Ceci permet le débogage parallèle de l'application sur les cœurs principaux et l'observation simultanée de l'accélérateur numérique à dérivation. L'exécution pas à pas permet une analyse détaillée du flux de données.
De plus, la configuration de chaque bloc mathématique peut être vérifiée et modifiée avec précision. Le graphe de flux de données est visualisé par une représentation graphique des interconnexions des blocs de base d'un algorithme donné, sous forme d'arbre ou de diagramme de blocs. Outre différents formats d'affichage adaptables aux besoins du développeur, une fonction d'exportation et d'importation des configurations d'automates finis déterministes (AFD) a été implémentée.
L'utilisation d'un modèle de simulation en SystemC permet d'enregistrer les données d'exécution de l'automate fini déterministe (AFD). Ces données peuvent être affichées sous forme de texte décodé et sous forme de représentation graphique temporelle, grâce à un composant logiciel supplémentaire développé dans le cadre de ce projet de recherche.
Les nouvelles fonctions de test et d'analyse en temps réel pour les algorithmes DFA intégrés à UDE 2026 sont désormais disponibles pour les premiers microcontrôleurs automobiles de différents fabricants de semi-conducteurs qui implémentent DFA, ainsi que pour le prototypage virtuel basé sur le modèle de simulation DFA.
