La nouvelle spécification offre aux concepteurs une grande liberté concernant la signalisation SerDes sur PCIe pour l'Ethernet Gigabit, ainsi qu'une compatibilité USB-C complète, prenant en charge l'USB 3.2 Gen1 et le mode alternatif DisplayPort via une interface USB unique. Cette nouvelle version témoigne des efforts continus de SGET pour pérenniser la norme SMARC Computer-on-Module (COM), notamment en permettant l'intégration des technologies les plus récentes tout en assurant une rétrocompatibilité totale.

Le nouveau guide de conception SMARC 2.1.1 contribue significativement à la standardisation du marché fragmenté et propriétaire des modules COM pour les processeurs basés sur l'architecture Arm.
Près de 95 % des modules COM basés sur Arm ne sont pas standardisés, car ils présentent majoritairement des brochages spécifiques à chaque puce. Ces brochages sont mal définis et documentés, hautement propriétaires, non évalués par les pairs et en constante évolution. Il est donc quasiment impossible pour les utilisateurs potentiels de trouver une solution adaptée à long terme dans cet environnement complexe, sans parler de l'impossibilité de réutiliser ou de mettre à niveau leurs conceptions avec les puces de nouvelle génération, ce qui impacte fortement le retour sur investissement des équipementiers. Par conséquent, les clients accueilleront favorablement la spécification du module SMARC 2.1.1 et son guide de conception associé, qui constituent l'une des spécifications ouvertes les mieux définies, les plus détaillées, indépendantes du silicium et pérennes du marché. « De plus, les conceptions x86 bénéficieront de cette norme bien définie et conçue », déclare Markus Mahl, contributeur à cette nouvelle version.

Nouveautés du guide de conception :
Le guide de conception SMARC 2.1.1 inclut un nouveau chapitre sur les implémentations SerDes et propose davantage d'exemples d'implémentations USB-C complètes, notamment le mode alternatif DisplayPort, ainsi que des options mises à jour et étendues pour les interfaces d'affichage. De plus, le chapitre sur l'alimentation du module a été optimisé afin de mieux expliquer le processus de mise sous tension et les quatre domaines d'alimentation distincts. De nouveaux chapitres ont été ajoutés sur la mise en œuvre du signal RESET_OUT et pour démontrer l'influence accrue des stubs de piste sur les signaux à haute vitesse ; des simulations de pertes de piste ont également été intégrées. Enfin, de nouvelles considérations concernant la topologie SPI et eSPI complètent ces améliorations.

Téléchargez le guide