Considerando a disponibilidade de vários métodos para calcular a taxa de falhas, a distribuição de frequência de falhas (FMD) do chip e a informação de análise de modos de falha e efeitos (FMEA) dos pinos nas Notas de Aplicação de Segurança da Analog Devices, Inc. (ADI), existem várias abordagens para utilizar esta informação, dependendo da experiência do integrador de sistemas no design de Sistemas Relacionados com a Segurança (SRS) ou na realização de análises técnicas de segurança utilizando FMEA. Esta segunda parte da série tem como objetivo apresentar uma abordagem para derivar a distribuição da taxa de falhas de um componente com uma taxa de falhas (FS), tendo em conta a FMD do chip e a FMEA dos pinos.
Introdução
A segunda parte da série "Notas de Aplicação: Conheça a Segurança" fornece um exemplo de uma análise de Modos de Falha, Efeitos e Diagnóstico (FMEDA) de um circuito de fonte de alimentação, mostrando os FMEDAs dos componentes (conforme ilustrado na Figura 1). As notas de aplicação de segurança da Analog Devices, Inc. (ADI) contêm informações de segurança que podem ser copiadas para a secção destacada do FMEDA na Figura 1. Esta segunda parte da série tem como objetivo mostrar como utilizar as informações de uma nota de aplicação de segurança de um componente e aplicá-las a um FMEDA ao nível do sistema. 1-3
Seleção do método de previsão da fiabilidade
Após validar as premissas utilizadas para a informação de segurança na nota de aplicação de segurança de um componente em conformidade com a segurança funcional (FS), o próximo passo para um integrador de sistemas é selecionar o método de previsão de fiabilidade apropriado para a sua aplicação, como mostrado na Figura 2. Isto deve ser consistente com uma abordagem técnica para a análise de segurança; por exemplo, utilizando uma única fonte consistente de previsão de fiabilidade.
Figura 1. Como a taxa de falhas e a distribuição do modo de falha (DMF) de um componente são incluídas numa FMEDA.
Tabela 1. Exemplo de FMEDA mostrando apenas a informação da taxa de avarias para o ADP7156 de acordo com a norma IEC 62380
Figura 2. Previsões de fiabilidade do ADP7156 retiradas da sua nota de aplicação sobre segurança.
As notas de aplicação de segurança da ADI oferecem três tipos de métodos de previsão de fiabilidade: SN 29500, IEC 62380 ou, com base em medições laboratoriais, Vida Operacional a Alta Temperatura (HTOL). A primeira parte da série de notas de aplicação "Conheça a sua Segurança" discute as diferenças entre cada método. É importante referir que os métodos HTOL e SN 29500 fornecem uma taxa de falha para todo o circuito integrado (CI), enquanto a norma IEC 62380 fornece taxas de falha separadas para o chip e o encapsulamento. <sup>1,4</sup>
Caso seja selecionado o HTOL ou o SN 29500, a taxa de avarias global também pode ser decomposta em taxas de avarias do chip e da embalagem, com base na avaliação dos especialistas. A taxa de falhas base da norma SN 29500, um exemplo da qual está especificada na norma de segurança automóvel ISO 26262:2018-11, secção 4.6.2.1.2.4, pode ser decomposta em taxas de falhas do chip e da embalagem utilizando a mesma proporção determinada pelo método da norma IEC 62380.5
Aplicando a informação destacada da Figura 1 ao ADP7156, a Tabela 1 mostra a coluna da taxa de falhas completa utilizando a taxa de falhas do chip (7,15 FIT) e do pacote (0,39 FIT) de acordo com a IEC 62380.
Conclusão da coluna "chip FMD"
O FMD (Differential Failure Mode) apresentado na nota de aplicação de segurança refere-se ao FMD do chip, derivado da proporção da área do chip e da complexidade do componente, bem como da experiência em engenharia. Por conseguinte, já pode ser incorporado na secção de Modos de Falha e FMD da FMEDA (Análise de Modos de Falha e Distribuição de Falhas) ao nível do sistema para esse componente. Isto é apresentado na Tabela 2. Sem a nota de aplicação de segurança, os integradores de sistemas teriam de distribuir a taxa de falhas uniformemente pelos modos de falha na Tabela A. 1 da norma IEC 61508-2:2010. Com a nota de aplicação de segurança, obtêm uma distribuição de modos de falha baseada na análise do circuito integrado real.
Tabela 2. Exemplo de FMEDA que mostra a taxa de falhas do ADP7156 e o FMD do chip
Componente | Função | Índice de Falha (FIT) | Modo de Falha | FMD
Regulador LDO | Proporciona uma saída de tensão regulada de baixo ruído de 3,3 V ±1,5% em 1,2 ms após a ativação | 7,15 | VOUT está desligado ou bloqueado a um nível baixo próximo de 0 V | 29%
Cálculo do FMD dos pinos
Ao realizar a Análise de Modos de Falha e Efeitos (FMEA) nos pinos, o FMD do pino pode ser derivado das tabelas de FMEA de pinos fornecidas na nota de aplicação de segurança. Geralmente, os modos de falha encontrados no FMD do chip serão semelhantes aos do FMD do pino, uma vez que estes modos de falha estão relacionados com a função do sistema do circuito integrado. Caso contrário, serão apresentadas algumas omissões, como na Tabela 3, onde alguns FMDs estão marcados como 0%. Somando os modos de falha ao nível do sistema, que se encontram na coluna de efeitos das tabelas de FMEA de pinos, até 100%, pode-se obter um FMD de pinos como o da Tabela 3.
Após a conclusão do FMEDA apresentado na Tabela 3, os integradores de sistemas devem definir o efeito de cada modo de falha do circuito integrado para a sua função de segurança específica, identificar a classificação da falha (segura, perigosa, sem efeito, sem componente) para cada modo de falha e verificar se a taxa de falhas perigosas não detectadas resultante é suficientemente baixa, considerando o seu SIL alvo.
Tabela 3. Exemplo de FMEDA que mostra a taxa de falhas e o FMD do ADP7156
Conclusão
Em resumo, a utilização das Notas de Aplicação de Segurança da ADI simplifica a análise técnica de segurança, fornecendo os dados críticos necessários para completar uma FMEDA ao nível dos componentes. Ao selecionar um método consistente de previsão da fiabilidade — como o IEC 62380, o SN 29500 ou o HTOL — e ao incorporar diretamente o FMD do chip e o FMEA do pino fornecidos na análise, os integradores de sistemas podem distribuir com precisão as taxas de falha entre diferentes modos de falha funcionais. Esta abordagem sistemática leva o fluxo de trabalho desde uma verificação inicial de validade até uma secção de entrada FMEDA totalmente preenchida, que serve como base essencial para as fases finais da análise de segurança: classificação de falhas, determinação das taxas de falhas seguras e perigosas e, por fim, verificação da conformidade geral do sistema com o SIL.
Referências
1 Bryan Borres. “Notas de aplicação: Conheça a sua segurança — Parte 1: Taxas de avaria.” Analog Devices, Inc., agosto de 2015.
2 Bryan Borres. “Notas de aplicação: Conheça a sua segurança — Parte 2: Distribuição dos modos de falha.” Analog Devices, Inc., outubro de 2025.
3 Bryan Borres. “Notas de aplicação em matéria de segurança — Parte 3: FMEA de pinos.” Analog Devices, Inc., novembro de 2025.
4 Tom Meany. “Previsões de fiabilidade para circuitos integrados”. Analog Devices, Inc., dezembro de 2021.
5 ISO 26262, Parte 11, "Veículos rodoviários — Segurança funcional: orientações sobre a aplicação da ISO 26262 aos semicondutores". Organização Internacional de Normalização, 2018.
Sobre o autor
Bryan Angelo Borres é um engenheiro de segurança funcional certificado pela TÜV, especializado em segurança funcional industrial. Como engenheiro sénior de segurança funcional, auxilia os designers de componentes e os integradores de sistemas no desenvolvimento de produtos energéticos funcionalmente seguros que cumpram as normas de segurança funcional industrial, como a IEC 61508. Bryan é membro do Comité Nacional Filipino da IEC para a IEC TC65/SC65A e do Comité de Normas de Segurança Funcional da IEEE. Possui também um diploma de pós-graduação em eletrónica de potência e mais de sete anos de vasta experiência no projeto de sistemas de eletrónica de potência eficientes e robustos.
