A presença de interferências ambientais também pode afetar negativamente o sinal. Para solucionar estes problemas, o padrão de loop de corrente de 4-20 mA é normalmente utilizado para a transmissão de dados.
Nos sistemas de loop de corrente, um transmissor está ligado a um transdutor que monitoriza uma variável de processo, como a temperatura, a pressão ou o caudal. O transmissor está ligado em série com uma fonte de alimentação CC e converte a saída do transdutor numa corrente que varia entre 4 mA e 20 mA. Os instrumentos e os controlos de 4-20 mA suportam normalmente sinais de alarme para condições ligeiramente abaixo de 4 mA e acima de 20 mA. Para os transmissores, são utilizados valores de corrente abaixo de 4 mA e acima de 20 mA para indicar uma falha. A recomendação NE43 foi criada para uniformizar a forma como os transmissores indicam falhas e como os sistemas de controlo devem interpretar esses sinais, facilitando assim uma melhor integração analógica. A norma NE43 define valores de medição válidos entre 3,8 mA e 20,5 mA, indicando uma saturação entre 3,8 mA e 4 mA e entre 20 mA e 20,5 mA.
Graças à utilização do padrão de loop de corrente de 4-20 mA, mesmo que a tensão caia significativamente devido a cabos longos ou que a tensão do loop flutue porque um motor grande foi acionado noutro local da fábrica, isto não importa: o transmissor manterá uma corrente constante para uma determinada variável de processo (ver Figura 1). Outra característica deste padrão é que o dispositivo também pode ser alimentado pelo loop de corrente. Neste caso, o consumo de corrente de todo o dispositivo deve ser, no máximo, de 3,5 mA.
Figura 1. Circuito de corrente de 4-20 mA.
De entre os vários protocolos de comunicação em automação industrial, o protocolo HART (Highway Addressable Remote Transducer) destaca-se como a melhor solução geral para a obtenção de informação de diagnóstico e do dispositivo em formato digital, mantendo a compatibilidade com arquiteturas legadas de automação de 4-20 mA. A transmissão HART padrão utiliza modulação por deslocamento de frequência (FSK). As frequências do protocolo FSK padrão são 1200 Hz (para binário 1) e 2200 Hz (para binário 0), e a taxa de comunicação é de 1200 bits por segundo. Uma alternativa ao sinal FSK padrão é um sinal coerente com modulação por deslocamento de fase de 8 vias (C8PSK). Este projeto utiliza o protocolo FSK standard.
Outras versões do protocolo adicionam suporte para sinalização sinusoidal pura ou trapezoidal. A primeira é mais comum, enquanto a segunda é utilizada principalmente quando se requer uma taxa de dados muito elevada. Neste projeto, o modem opera apenas com um sinal sinusoidal. O sinal HART transmitido resultante deve ser equilibrado em corrente contínua (CC) e não deve interferir de forma alguma com a sinalização analógica.
O protocolo HART segue o modelo de protocolo de Interconectividade de Sistemas Abertos (OSI) de sete camadas. O modelo OSI descreve sete camadas que os sistemas informáticos utilizam para comunicar numa rede. Um modem HART opera na camada física (Camada 1).
Concebido para aplicações de medição e controlo de processos industriais, o HART é considerado um protocolo híbrido devido à sua combinação de comunicação analógica e digital. Pode transmitir uma única variável utilizando um sinal analógico de 4 a 20 mA, enquanto transmite simultaneamente informação adicional num sinal digital. A Figura 2 mostra o esquema básico de um sistema HART.
Figura 2. Exemplo típico de um sistema HART.
O sinal de informação digital é transmitido utilizando modulação de baixo nível sobreposta ao circuito de corrente padrão de 4-20 mA. É importante salientar que o sinal digital não afeta a leitura analógica, uma vez que está separado do sinal analógico através de técnicas de filtragem padrão.
Graças às suas características e capacidades integradas, o Renesas SLG47011 oferece um desempenho eficiente em aplicações de modem HART. A Figura 3 mostra o esquema geral do modem baseado no SLG47011. Com pequenas modificações no circuito, pode funcionar tanto como host (sistema de controlo ou monitorização) como dispositivo de campo (sensor). É também de notar que, para além de fornecer a funcionalidade básica para o modem HART, o SLG47011 (bem como outros circuitos integrados GreenPAK) possui muitos outros blocos lógicos que podem ser utilizados para implementar circuitos adicionais definidos pelo cliente (como um temporizador watchdog, etc.).
Figura 3. Esquema geral do modem HART baseado no SLG47011.
O modem recebe sinais com uma duração de 833 μs através de uma linha de 4-20 mA e, após a sua filtragem, converte-os em bits utilizando o protocolo UART. Da mesma forma, o modem envia sinais, e o código UART converte-os numa onda sinusoidal e envia-os para a linha de 4-20 mA.
A Figura 4 mostra um exemplo do sinal do protocolo HART.
Detalhes dos componentes analógicos externos do modem HART
Figura 5. Esquema da secção analógica externa do modem HART.
Para um funcionamento correto e em conformidade com a especificação oficial da norma HART, o circuito inclui um filtro ativo que atenua os sinais fora da gama de 1200 a 2200 Hz. Isto impede que o ruído no circuito de corrente afete a desmodulação correta dos pacotes. O amplificador operacional U2 está configurado como um filtro passa-banda ativo utilizando a topologia Sallen-Key, garantindo que apenas o sinal modulado relevante é enviado para o modem HART para processamento posterior.
O circuito apresenta também histerese para ajustar o limiar de recepção/rejeição, controlada pelas resistências R3, R4 e R5. Os valores de histerese são calculados para cumprir os requisitos da especificação HART. O buffer U1 está ligado à saída do DAC SLG47011, impedindo que seja afetado pela carga. R1, R2 e C3 formam o offset do amplificador operacional U2. R6, R7 e C4 são utilizados como filtro passa-alto, enquanto R8 e C5 formam um filtro passa-baixo.
Este projeto utiliza um relógio externo de 4 MHz para cumprir os requisitos da especificação. No entanto, graças à flexibilidade do SLG47011, pode ser utilizada uma frequência de relógio diferente com pequenas modificações no design. Além disso, este exemplo foi concebido para que o modem opere com uma saída sinusoidal com uma amplitude pico a pico de 500 mV. Uma vez que este valor não é padronizado na especificação, a amplitude pode ser facilmente ajustada para satisfazer as necessidades de qualquer projeto específico.
Qualquer amplificador de baixo custo com uma largura de banda de pelo menos 10 kHz e uma corrente de saída superior a 1 mA pode ser utilizado como amplificador operacional externo. O valor da tensão de offset de entrada não é crítico.
Projeto GreenPAK:
O modem HART baseado no SLG47011 combina a modulação e a desmodulação do sinal de loop de corrente. A Figura 6 mostra um esquema interno do modem no Go Configure Software Hub.
Figura 6. Aceda a "Configurar" > "Esquema do Modem HART"
FSK)
para codificar e transferir dados, especificamente um sinal de 1200 Hz para o valor binário "um" e um sinal de 2200 Hz para o valor binário "zero". Inicialmente, o host transmite um sinal de Pedido de Envio (RTS) ativo em nível baixo, ativando o modo de modulação. Os transístores CNT7/DLY7 e CNT6/DLY6 são ativados quando recebem este sinal.
Se for transmitido um nível lógico zero para o pino 4, a LUT1 de 4 bits emite um sinal de 222 kHz a partir de CNT7/DLY7. Se estiver presente um nível lógico um no pino, este emite um sinal de 121 kHz a partir de CNT6/DLY6. O contador de controlo de memória conta de 0 a 100, correspondendo a 101 amostras de uma onda sinusoidal, fornecendo as frequências necessárias para o protocolo HART.
A tabela ROM armazena os valores para gerar a onda sinusoidal, e o DAC converte estes dados digitais da ROM num sinal de onda sinusoidal (sem deslocamento de fase). Este sinal é depois adicionado ao sinal do loop de corrente através de um buffer.
Para alterar a frequência do relógio do modulador, é necessário recalcular o número de amostras em que a onda sinusoidal gerada será dividida. Consequentemente, novos valores devem ser calculados na tabela de memória para os dados revistos. Além disso, devem ser selecionados novos valores de dados do contador para CNT/DLY6 e CNT/DLY7 com base no novo número de amostras.
A Figura 7 mostra as formas de onda para a transmissão de dados modulados.
Canal 1 (amarelo/linha superior) – HART OUT.
Canal 2 (azul claro/2ª linha) – PINO 4 (DATA IN).
Canal 3 (magenta/3ª linha) – PINO 3 (RTS).
Figura 7. Envio de dados para o ciclo atual (os dados são 0x11)
Demodulador:
Neste modo, o sinal RTS do host é ALTO, o que ativa os blocos analógicos do desmodulador (PGA e ACMP). O sinal de corrente filtrado é enviado para a entrada diferencial do amplificador de ganho programável (PGA), que amplifica o sinal em 4 Ω. Posteriormente, o comparador analógico (ACMP) compara este sinal com a tensão de referência fornecida por um divisor externo. A desmodulação inicia-se assim que o SLG47011 detecta um sinal de 1200/2200 Hz com uma amplitude pico a pico (VIN) > 120 mV na linha (por outro lado, um sinal sinusoidal com uma amplitude pico a pico (VIN) < 80 mV será ignorado). Estes valores de amplitude são obtidos de acordo com os requisitos da especificação HART, sendo que a solução baseada no SLG47011 cumpre esta especificação.
O circuito de retardamento CNT2/DLY2 remove o ruído da saída do comparador, enquanto o P DLY atua como um detetor de bordos. O atraso do CNT3/DLY3 e o DFF21 determinam qual das duas frequências conhecidas está presente na entrada; especificamente, um nível lógico zero na saída do DFF indica uma frequência de entrada de 2200 Hz, e um nível lógico um indica 1200 Hz. O atraso do CNT4/DLY4 e do DFF22 determinam se um sinal sinusoidal está presente na entrada. Um nível lógico um na saída do DFF indica a presença de um sinal de entrada, enquanto um nível lógico zero indica a sua ausência. Simultaneamente, o sinal OCD (Detecção da Portadora de Saída) no pino 6 informa o host de que a portadora foi detectada. O circuito One Shot (CNT12/DLY12) gera um sinal de saída de 820 µs, que é enviado através do pino 8 para a entrada de dados do host.
O pino 13 (controlado pela LUT4 de 3 bits) e o pino 16 fornecem histerese ao ACMPH no modo de desmodulação. No modo de modulação, o divisor de referência é desligado da fonte de alimentação para reduzir o consumo de energia.
A Figura 8 mostra as formas de onda para a receção de dados.
Canal 1 (amarelo/linha superior) – HART IN.
Canal 2 (azul claro/2ª linha) – PINO 8 (DATA OUT).
Canal 3 (magenta/3ª linha) – PINO 6 (OCD).
Figura 8. Receção de dados do circuito de corrente
Conclusão:
Este artigo analisou como o circuito integrado SLG47011 pode ser utilizado para implementar um modem HART, lidando tanto com a modulação como com a desmodulação do sinal HART. O projeto cumpre os requisitos de certificação HART, mas pode ser ajustado conforme necessário para cumprir os requisitos específicos de cada projeto. As principais vantagens da utilização do SLG47011 incluem o baixo consumo de energia, flexibilidade, tamanho compacto e desempenho fiável, tornando-o uma escolha prática para aplicações compatíveis com HART. Para mais informações e testes, consulte o vídeo de demonstração em laboratório. O Manual da Placa de Demonstração do Modem HART da Renesas é um recurso útil para avaliar o funcionamento do modem.
Autor: Marian Hryntsiv, Engenheiro Sénior de Aplicações de Documentação Técnica, Renesas Electronics, Lviv, Ucrânia
