A Renesas aplicou o seu processador de silício proprietário de 65 nanómetros (nm) em encapsulamento fino (SOTB, Nota 1) para o desenvolvimento de protótipos de SRAM incorporada. O protótipo de SRAM consegue simultaneamente um tempo de leitura de alta velocidade de 1,8 ns durante o funcionamento ativo e um consumo de energia ultrabaixo de 13,7 nW/Mbit em modo de espera. A SRAM consegue as características de menor consumo de energia em modo de espera (Nota 2) do setor, que é apenas um milésimo do consumo de energia em modo de espera, utilizando o controlo dinâmico de polarização inversa do substrato, aproveitando a estrutura SOTB.
Recentemente, no mercado IoT em rápido crescimento, todas as aplicações serão ligadas sem fios e, portanto, existe um forte desejo de funcionamento sem bateria, que utilize fontes de energia naturais como luz, vibração ou calor e consuma menos energia para uma maior duração da bateria. Além disso, quando se consegue uma maior duração da bateria, a substituição da bateria deixará de ser necessária, tornando as aplicações isentas de manutenção.
Ao mesmo tempo, alcançar a miniaturização dos produtos finais é essencial para o desenvolvimento de aplicações IoT. Reduzir o consumo de energia dos ASSP em pelo menos uma ordem de grandeza permitiria a miniaturização, uma vez que reduz a capacidade da bateria atualmente utilizada. Como esforço para reduzir o consumo de energia em ASSPs para IoT, uma técnica envolve operar a aplicação intermitentemente, normalmente em modo de espera, alternando para o modo ativo apenas quando o processamento de dados é necessário. Especificamente, o procedimento mais comum para reduzir o consumo de energia no modo de espera é cortar a energia do circuito após guardar os dados necessários, seja num dispositivo externo ou numa memória não volátil interna. Embora este método seja eficaz quando os tempos de espera são relativamente longos, em sistemas que alternam frequentemente entre os modos ativo e de espera, a poupança de dados em memória não volátil e a subsequente operação de reinicialização tornam-se uma sobrecarga significativa. Há mesmo casos em que, inversamente, isso aumenta o consumo de energia.
A nova tecnologia emprega um método que reduz o consumo de energia da SRAM integrada no modo de espera. Isto permite que a operação intermitente ocorra com frequência sem aumentar o consumo de energia, eliminando assim a necessidade de armazenar dados em memória não volátil e resultando numa maior eficiência energética.
Os esforços anteriores da Renesas em SRAM incorporada incluem um protótipo de SRAM incorporada com uma estrutura HKMG (high-k metal gate) de 28 nm e uma SRAM incorporada de alto desempenho com uma estrutura FinFET (Fin field-effect transistor) de 16 nm, ambas utilizando tecnologias de processo de ponta. Estas tecnologias de SRAM incorporada foram adotadas no sistema de infoentretenimento automóvel R-Car (SoCs) da Renesas. A Renesas desenvolveu uma tecnologia de circuito que controla dinamicamente a polarização do substrato utilizando a tecnologia de processo SOTB, permitindo que a corrente de fuga quiescente seja reduzida para aproximadamente um milésimo da potência em comparação com o modo de espera normal.
Principais características da nova tecnologia SRAM incorporada:
1) Atinge o menor consumo de energia em modo de espera do setor, de 13,7 nW/Mbit, bem como uma operação de leitura de alta velocidade de 1,84 ns, utilizando um controlo de polarização do substrato que tira partido da estrutura SOTB
Recentemente, a miniaturização dos processos semicondutores e o desafio da redução da tensão de operação têm causado problemas, como o aumento da corrente de fuga devido à baixa tensão de limiar dos componentes semicondutores e a deterioração do limite inferior de tensão de operação devido ao aumento das variações nestes componentes. Estes problemas resultam num maior consumo de energia em modo de espera e em funcionamento, devido à impossibilidade de reduzir as tensões de funcionamento, dificultando a diminuição do consumo de energia.
Para resolver este problema, a Renesas adotou a sua tecnologia de processo SOTB, desenvolvida internamente, que suprime eficientemente as variações entre os elementos do dispositivo e melhora a relação entre as correntes de ativação e desativação. A empresa criou um protótipo de SRAM incorporada utilizando esta nova tecnologia. A tecnologia de processo SOTB difere da estrutura de transístor planar formada sobre o substrato de silício nas tecnologias de processo anteriores, uma vez que uma película de óxido (óxido enterrado) é depositada sob uma fina camada de silício no substrato do wafer. Esta tecnologia permite a criação de transístores com um canal livre de dopantes, que não requerem a dopagem da fina camada de silício. Ao criar uma estrutura de canal livre de dopantes, as variações nas características de limiar do transístor podem ser reduzidas para aproximadamente um terço das observadas em transístores com estrutura planar. Esta redução das variações tem um efeito semelhante ao da estrutura FinFET adoptada na última geração de SoCs. A redução das variações de desempenho dos transístores permite um funcionamento estável a baixas tensões, cerca de 0,5 V. Além disso, a adoção de uma camada BOX fina na tecnologia de processo SOTB possibilita alterações significativas nas características de valor limite dos transístores, controlando o potencial do substrato de silício sob a camada BOX. Esta é uma característica que não era possível com a estrutura planar bulk anterior ou com a estrutura FinFET. Aproveitando esta característica, a Renesas oferece um regulador integrado que pode controlar dinamicamente a polarização do substrato da SRAM incorporada, permitindo a seleção de um dos três modos de funcionamento (modo normal, modo de baixo consumo e modo de alta velocidade) ou o modo de espera, dependendo da polarização aplicada ao substrato.
Utilizando este regulador, a Renesas confirmou que, quando é necessário um processamento computacional de alta carga, a comutação do modo normal para o modo de alta velocidade — ou seja, a configuração do potencial do substrato de polarização zero para polarização direta — altera o tempo de acesso de leitura de 4,58 ns para 1,84 ns, resultando num aumento de 2,5 vezes na velocidade em comparação com o modo normal. Por outro lado, no modo de espera, a aplicação de polarização inversa ao potencial do substrato reduz a corrente de fuga em três ordens de grandeza, para 13,7 nW/Mbit, o que representa apenas um milésimo do consumo de energia durante a espera. Consumo de energia de fuga no modo normal.
2) Quando a polarização e o sinal do substrato são controlados dinamicamente em resposta à carga computacional, é possível alcançar tanto a operação a alta velocidade como o baixo consumo de energia, dependendo do modo de operação. O funcionamento estável deve ser garantido em todas as condições de polarização. Mesmo que as variações nas características da SRAM incorporada sejam reduzidas pela adoção da estrutura SOTB em comparação com os dispositivos planares de estrutura global anteriores, estas variações não podem ser eliminadas completamente. Assim sendo, torna-se importante garantir margens de projeto para que a célula de memória com maior variação possa funcionar. Nos ASSPs para aplicações IoT, existem muitos casos em que várias macros SRAM são posicionadas em torno do chip. A margem de projeto necessária para cada unidade de macro SRAM individual varia de acordo com a probabilidade de a célula de memória com a maior variação estar incluída na macro. Normalmente, as mesmas margens de projeto para o pior caso eram atribuídas a cada macro, de modo a que a operação no pior caso pudesse ser garantida de forma fiável para todas as macros no chip. No entanto, isto significava que existiam sempre macros para as quais as margens eram excessivas.
Para melhorar esta situação, a Renesas propôs um método de circuito de replicação no qual a largura do impulso de leitura poderia ser otimizada com precisão (Nota 3) para eliminar margens de projeto excessivas. Isto permite reduzir a potência ativa até 20% durante as operações de leitura.
A SRAM incorporada de baixo consumo de energia consegue tanto um baixo consumo de energia em modo de espera como uma maior velocidade de operação, o que era difícil de alcançar com o progresso contínuo da miniaturização dos processos semicondutores. Ao permitir que os ASSP adotem SRAM incorporadas com a estrutura SOTB, a Renesas planeia apoiar as operações de recolha de energia e contribuir para o desenvolvimento de aplicações IoT sem manutenção que não exijam a substituição da bateria. Além disso, ao incluir SRAM incorporada em ASSPs de baixo consumo energético fabricados através do processo SOTB de 65 nm, a Renesas planeia contribuir ainda mais para a construção de uma sociedade mais inteligente.
Mais informação ou citação
Nota 1: CAIXA: ferrugem enterrada
Nota 2: Em 8 de junho de 2017, de acordo com a pesquisa da Renesas
Nota 3: Em pequenas unidades macro
