Na era dos veículos definidos por software (SDVs), os sistemas em chip (SoCs) automóveis exigem um elevado desempenho para executar várias aplicações em simultâneo e devem oferecer escalabilidade através de chiplets, além de cumprir os requisitos de segurança funcional. À medida que os SoC multidomínio para computação central crescem em tamanho e complexidade, a manutenção da qualidade automóvel torna-se cada vez mais difícil. O aumento do desempenho também eleva o consumo de energia, tornando cruciais as melhorias na eficiência energética e na segurança. Para dar resposta a estas necessidades, a Renesas desenvolveu as seguintes tecnologias:
A Renesas desenvolveu uma nova
arquitetura de chiplet
Uma vez que as interfaces UCIe convencionais não permitem a transmissão de RegionID entre chips, a Renesas desenvolveu um método para mapear estes identificadores para o espaço de endereçamento físico, codificá-los na região UCIe e transmiti-los. Isto possibilita o controlo de acesso seguro pela MMU e pelos núcleos em tempo real, atendendo aos requisitos de segurança funcional entre chiplets. Além disso, foi confirmada uma velocidade de transmissão de 51,2 GB/s, próxima do limite superior de transferência intra-SoC, garantindo escalabilidade e segurança em SoCs automóveis de alto desempenho.
Características avançadas de IA e qualidade de nível automóvel:
A Renesas concebeu um SoC de 3 nm que melhora o desempenho da NPU (Unidade de Processamento Neural) mantendo a qualidade de nível automóvel. As NPUs aumentaram de tamanho até 1,5 vezes em comparação com as gerações anteriores, o que aumenta a latência do relógio. Para resolver este problema, a Renesas redesenhou a arquitetura do relógio dividindo os geradores de impulsos (CPGs) em mini-CPGs (mCPGs) ao nível do submódulo, reduzindo significativamente a latência.
Para garantir zero defeitos em aplicações automóveis, a empresa integrou circuitos de teste na arquitetura hierárquica de CPG e unificou o caminho do sinal para os relógios de utilizador e de teste. No modo de teste, os mCPGs superior e inferior são sincronizados sob uma única fonte de relógio, permitindo o ajuste de fase unificado e garantindo uma elevada fiabilidade mesmo em SoCs de grande escala.
avançada
de gestão de energia com mais de 90 domínios de potência, permitindo um controlo preciso de miliwatts a dezenas de watts. Além disso, dividiu os interruptores de potência (PSWs) em tipos anel e linha para reduzir as quedas de tensão (queda IR), conseguindo uma redução de aproximadamente 13% em comparação com os projetos convencionais.
Para cumprir o nível de segurança ASIL D, a configuração dual-core lock-step (DCLS) controla os núcleos mestre e verificador com chaves e controladores independentes. Se um deles falhar, o sistema deteta o erro através da operação lock-step. Foi adicionada a monitorização de loopback de cada PSW e um medidor de tensão digital termicamente resistente (DVMON), melhorando a tolerância ao envelhecimento em 1,4 mV.
Estas tecnologias estão a ser aplicadas no Renesas R-Car X5H para ECUs multidomínio. Com o R-Car X5H, os fabricantes podem acelerar a evolução dos SDVs (Veículos de Desenvolvimento de Sistemas) garantindo a segurança e possibilitando a condução autónoma, cockpits digitais e muito mais.
