La présence d'interférences environnementales peut également affecter négativement le signal. Pour pallier ces problèmes, la norme de boucle de courant 4-20 mA est couramment utilisée pour la transmission de données.
Dans les systèmes à boucle de courant, un transmetteur est connecté à un capteur qui surveille une variable de processus, telle que la température, la pression ou le débit. Le transmetteur est connecté en série avec une alimentation CC et convertit le signal de sortie du capteur en un courant compris entre 4 mA et 20 mA. Les instruments et les commandes 4-20 mA prennent généralement en charge les signaux d'alarme pour des valeurs de courant légèrement inférieures à 4 mA et supérieures à 20 mA. Pour les transmetteurs, les valeurs de courant inférieures à 4 mA et supérieures à 20 mA servent à indiquer un défaut. La recommandation NE43 a été élaborée afin de normaliser la manière dont les transmetteurs signalent les défauts et dont les systèmes de contrôle interprètent ces signaux, facilitant ainsi une meilleure intégration analogique. Le NE43 définit 3,8 mA à 20,5 mA comme valeurs de mesure valides, indiquant une saturation de 3,8 mA à 4 mA et de 20 mA à 20,5 mA.

Grâce à l'utilisation de la norme de boucle de courant 4-20 mA, même en cas de chute de tension importante due à la longueur des câbles ou de fluctuations de la tension de boucle (par exemple, le démarrage d'un moteur puissant ailleurs dans l'usine), le transmetteur maintient un courant constant pour une variable de processus donnée (voir figure 1). Cette norme permet également d'alimenter l'appareil par la boucle de courant. Dans ce cas, la consommation de courant de l'ensemble du dispositif ne doit pas dépasser 3,5 mA.

Figure 1. Boucle de courant 4-20 mA.
Parmi les différents protocoles de communication utilisés en automatisation industrielle, le protocole HART (Highway Addressable Remote Transducer) se distingue comme la meilleure solution globale pour l'acquisition d'informations de diagnostic et d'équipement au format numérique, tout en assurant la compatibilité avec les architectures d'automatisation 4-20 mA existantes. La transmission HART standard utilise la modulation par déplacement de fréquence (FSK). Les fréquences du protocole FSK standard sont de 1 200 Hz (pour le binaire 1) et de 2 200 Hz (pour le binaire 0), et le débit de communication est de 1 200 bits par seconde. Une alternative au signal FSK standard est la modulation par déplacement de phase à 8 voies (C8PSK). Ce projet utilise le protocole FSK standard.
D'autres versions du protocole prennent en charge les signaux sinusoïdaux ou trapézoïdaux. Le premier est plus courant, tandis que le second est principalement utilisé lorsqu'un débit de données très élevé est requis. Dans ce projet, le modem fonctionne uniquement avec un signal sinusoïdal. Le signal HART transmis résultant doit être équilibré en courant continu et ne doit en aucun cas interférer avec la signalisation analogique.

Le protocole HART suit le modèle OSI (Open Systems Interconnectivity) à sept couches. Ce modèle décrit les sept couches utilisées par les systèmes informatiques pour communiquer sur un réseau. Un modem HART fonctionne au niveau de la couche physique (couche 1).
Conçu pour les applications de mesure et de contrôle des processus industriels, le protocole HART est considéré comme hybride du fait de sa combinaison de communication analogique et numérique. Il peut transmettre une variable unique via un signal analogique de 4 à 20 mA tout en transmettant simultanément des informations supplémentaires sous forme de signal numérique. La figure 2 illustre le schéma de base d'un système HART.

Figure 2. Exemple typique d'un système HART.
Le signal d'information numérique est transmis par modulation de faible niveau superposée à la boucle de courant standard 4-20 mA. Il est important de noter que le signal numérique n'affecte pas la lecture analogique, car il est séparé de celle-ci par des techniques de filtrage standard.
Grâce à ses fonctionnalités intégrées, le Renesas SLG47011 offre des performances optimales pour les applications de modem HART. La figure 3 présente le schéma général du modem basé sur le SLG47011. Moyennant quelques modifications mineures du circuit, il peut fonctionner à la fois comme hôte (système de contrôle ou de surveillance) et comme dispositif de terrain (capteur). Il convient également de noter qu'en plus de fournir les fonctionnalités de base du modem HART, le SLG47011 (comme d'autres circuits intégrés GreenPAK) dispose de nombreux blocs logiques supplémentaires permettant d'implémenter des circuits personnalisés (tels qu'un temporisateur de surveillance, etc.).

Figure 3. Schéma général du modem HART basé sur le SLG47011.
Le modem reçoit des signaux d'une durée de 833 µs via une ligne 4-20 mA et, après filtrage, les convertit en bits à l'aide du protocole UART. De même, le modem émet des signaux, que le code UART convertit en une onde sinusoïdale avant de les transmettre à la ligne 4-20 mA.

La figure 4 montre un exemple du signal du protocole HART.

Détails des composants analogiques externes du modem HART

Figure 5. Schéma de la section analogique externe du modem HART.
Pour un fonctionnement correct et la conformité à la norme HART, le circuit comprend un filtre actif qui atténue les signaux hors de la plage 1200-2200 Hz. Ceci empêche le bruit dans la boucle de courant d'affecter la démodulation correcte des paquets. L'amplificateur opérationnel U2 est configuré en filtre passe-bande actif selon la topologie Sallen-Key, garantissant ainsi que seul le signal modulé pertinent est envoyé au modem HART pour traitement.

Le circuit intègre une hystérésis permettant d'ajuster le seuil de réception/rejet, contrôlée par les résistances R3, R4 et R5. Les valeurs d'hystérésis sont calculées conformément à la spécification HART. Le tampon U1 est connecté à la sortie du convertisseur numérique-analogique SLG47011, ce qui le protège des perturbations liées à la charge. R1, R2 et C3 constituent le circuit de décalage de l'amplificateur opérationnel U2. R6, R7 et C4 forment un filtre passe-haut, tandis que R8 et C5 constituent un filtre passe-bas.
Ce projet utilise une horloge externe de 4 MHz pour répondre aux exigences de la spécification. Cependant, grâce à la flexibilité du SLG47011, une fréquence d'horloge différente peut être utilisée moyennant quelques modifications mineures. De plus, cet exemple est conçu pour que le modem fonctionne avec un signal de sortie sinusoïdal d'amplitude crête à crête de 500 mV. Cette valeur n'étant pas normalisée, l'amplitude peut être facilement ajustée pour répondre aux besoins spécifiques de chaque projet.
Tout amplificateur économique présentant une bande passante d'au moins 10 kHz et un courant de sortie supérieur à 1 mA peut être utilisé comme amplificateur opérationnel externe. La valeur de la tension de décalage d'entrée n'est pas critique.

Conception GreenPAK :
Le modem HART basé sur le SLG47011 combine la modulation et la démodulation du signal de boucle de courant. La figure 6 présente l’agencement interne du modem dans le hub logiciel Go Configure.

Figure 6. Accédez à « Configurer » > « Schéma du modem HART »

FSK)
pour coder et transférer les données, plus précisément un signal de 1200 Hz pour un « 1 » binaire et un signal de 2200 Hz pour un « 0 » binaire. L'hôte émet d'abord un signal RTS (Request to Send) actif à l'état bas, activant ainsi le mode de modulation. Les transistors CNT7/DLY7 et CNT6/DLY6 sont activés à la réception de ce signal.
Si un niveau logique bas est transmis sur la broche 4, la LUT 4 bits 1 génère un signal de 222 kHz via CNT7/DLY7. Si un niveau logique haut est présent sur cette broche, elle génère un signal de 121 kHz via CNT6/DLY6. Le compteur de contrôle de la mémoire compte de 0 à 100, ce qui correspond à 101 échantillons d'une onde sinusoïdale, fournissant ainsi les fréquences requises par le protocole HART.
La table ROM stocke les valeurs nécessaires à la génération de l'onde sinusoïdale, et le CNA convertit ces données numériques de la ROM en un signal sinusoïdal (sans déphasage). Ce signal est ensuite ajouté au signal de boucle actuel via un tampon.
Pour modifier la fréquence d'horloge du modulateur, il est nécessaire de recalculer le nombre d'échantillons dans lequel la sinusoïde générée sera divisée. Par conséquent, de nouvelles valeurs doivent être calculées dans la table mémoire pour les données mises à jour. De plus, de nouvelles valeurs de données de compteur doivent être sélectionnées pour CNT/DLY6 et CNT/DLY7 en fonction du nouveau nombre d'échantillons.
La figure 7 illustre les formes d'onde pour la transmission des données modulées.
Canal 1 (jaune/ligne supérieure) – Sortie HART.
Canal 2 (bleu clair/2e ligne) – Broche 4 (Entrée de données).
Canal 3 (magenta/3e ligne) – Broche 3 (RTS).

Figure 7. Envoi de données à la boucle actuelle (les données sont 0x11)

Démodulateur :
Dans ce mode, le signal RTS de l’hôte est à l’état haut, ce qui active les blocs analogiques du démodulateur (PGA et ACMP). Le signal de boucle de courant filtré est envoyé à l’entrée différentielle de l’amplificateur à gain programmable (PGA), qui l’amplifie à 4 Ω. Ensuite, le comparateur analogique (ACMP) compare ce signal à la tension de référence fournie par un diviseur externe. La démodulation commence dès que le SLG47011 détecte un signal de 1 200/2 200 Hz avec une tension d’entrée crête à crête (VIN) supérieure à 120 mV (un signal sinusoïdal avec une VIN crête à crête inférieure à 80 mV est ignoré). Ces valeurs d’amplitude sont conformes aux exigences de la spécification HART, et la solution basée sur le SLG47011 répond à cette spécification.
Le délai CNT2/DLY2 élimine le bruit de la sortie du comparateur, tandis que le transistor DLY agit comme un détecteur de front. Le délai CNT3/DLY3 et la bascule DFF21 déterminent laquelle des deux fréquences connues est présente à l'entrée ; plus précisément, un niveau logique 0 à la sortie de la bascule DFF indique une fréquence d'entrée de 2 200 Hz, et un niveau logique 1 indique 1 200 Hz. Le délai CNT4/DLY4 et la bascule DFF22 déterminent la présence d'un signal sinusoïdal à l'entrée. Un niveau logique 1 à la sortie de la bascule DFF indique la présence d'un signal d'entrée, tandis qu'un niveau logique 0 indique son absence. Simultanément, le signal OCD (détection de porteuse de sortie) sur la broche 6 informe l'hôte que la porteuse a été détectée. Le module One Shot (CNT12/DLY12) génère un signal de sortie de 820 µs, qui est envoyé via la broche 8 à l'entrée de données de l'hôte.

Les broches 13 (contrôlée par la LUT 3 bits 4) et 16 assurent l'hystérésis de l'ACMPH en mode démodulation. En mode modulation, le diviseur de tension de référence est déconnecté de l'alimentation afin de réduire la consommation.
La figure 8 illustre les signaux de réception des données.
Canal 1 (jaune/ligne supérieure) : entrée HART.
Canal 2 (bleu clair/deuxième ligne) : broche 8 (sortie de données).
Canal 3 (magenta/troisième ligne) : broche 6 (OCD).

Figure 8. Réception des données de la boucle de courant

Conclusion
Cet article a analysé comment le circuit intégré SLG47011 peut être utilisé pour implémenter un modem HART, prenant en charge la modulation et la démodulation du signal HART. La conception répond aux exigences de certification HART, mais peut être adaptée aux besoins spécifiques de chaque projet. Les principaux avantages du SLG47011 sont sa faible consommation d'énergie, sa flexibilité, sa compacité et sa fiabilité, ce qui en fait un choix judicieux pour les applications compatibles HART. Pour plus d'informations et pour effectuer des tests, veuillez consulter la vidéo de démonstration en laboratoire. Le manuel de la carte de démonstration du modem HART de Renesas est une ressource utile pour évaluer le fonctionnement du modem.

Auteur : Marian Hryntsiv, ingénieure principale en applications de documentation technique, Renesas Electronics, Lviv, Ukraine