Avec ces deux produits, MathWorks propose désormais la génération et la vérification de code HDL à l'aide de MATLAB et Simulink.HDL Coder génère du code VHDL et Verilog portable et synthétisable à partir de fonctions MATLAB et de modèles Simulink, utilisable pour la programmation FPGA ou le prototypage et la conception ASIC. Les équipes d'ingénierie peuvent ainsi identifier immédiatement l'algorithme le plus adapté à l'implémentation matérielle. La traçabilité entre les modèles Simulink et le code HDL généré facilite également le développement d'applications à haute intégrité conformes à la norme DO-254 et autres normes
HDL Verifier prend désormais en charge la vérification HIL pour les FPGA Altera et Xilinx. Il fournit des interfaces de cosimulation reliant MATLAB et Simulink aux simulateurs HDL tels que Cadence Incisive, Mentor Graphics ModelSim et Questa. Grâce à ces fonctionnalités, les ingénieurs peuvent rapidement vérifier la conformité de leur implémentation HDL avec les algorithmes MATLAB et les spécifications système Simulink.
