Isto destaca a importância das tecnologias de semicondutores para satisfazer estes requisitos.
A embalagem de semicondutores evoluiu da integração ao nível da placa para a integração ao nível da wafer, resultando em avanços significativos. A integração ao nível do wafer oferece vantagens em relação aos métodos tradicionais, tais como maior densidade de ligações, menor área ocupada para aplicações com restrições de tamanho e melhor desempenho.
A embalagem de semicondutores "avançada" inclui especificamente embalagens de alta densidade com fan-out, 2.5D e 3D, caracterizadas por um espaçamento entre bumps inferior a 100 µm, o que permite densidades de interligação pelo menos 10 vezes superiores.
A largura de banda é fundamental.
Para melhorar a largura de banda do ponto de vista da embalagem, entram em jogo dois fatores principais: o número total de pontos de E/S (entrada/saída) e a taxa de bits por ponto de E/S. O aumento do número total de pontos de E/S exige a implementação de padrões de linha-espaço (L/S) mais finos em cada camada de encaminhamento/redistribuição (RDL) e um maior número de camadas de encaminhamento. Por outro lado, a melhoria da taxa de bits por ponto de E/S é influenciada pela distância de interligação entre os chiplets e pela seleção dos materiais dielétricos. Estes fatores impactam diretamente o desempenho e a eficiência global do sistema de embalagem.
Principais fatores que afetam a largura de banda de um módulo encapsulado. Fonte: IDTechEx
Explorando materiais e processos para encapsulamento avançado de semicondutores)
Ao aprofundar a análise sobre como alcançar uma maior densidade de fiação e taxas de bits de E/S mais elevadas, na perspetiva dos materiais e do processamento, revela-se o papel crucial da seleção do material dielétrico e das técnicas de processamento adequadas. Estes fatores impactam significativamente o desempenho e as capacidades gerais do sistema de encapsulamento.
Interligações eletrónicas: SiO2 versus dielétrico orgânico. Fonte: IDTechEx
A seleção de materiais dielétricos adequados é crucial, tendo em conta propriedades como a baixa constante dielétrica, o coeficiente de expansão térmica (CTE) ideal (o mais próximo possível do CTE do cobre) e características mecânicas favoráveis que garantam a fiabilidade do módulo, como o módulo de Young e o alongamento. Estas escolhas permitem velocidades de transmissão de dados mais elevadas, preservando a integridade do sinal e facilitando características de linha-espaço precisas para aumentar a densidade de cabos.
Em aceleradores de alto desempenho, como GPUs, os dielétricos inorgânicos como o SiO2 têm sido amplamente utilizados para alcançar características de linha-espaço (L/S) ultrafinas. No entanto, a sua utilização é limitada em aplicações que requerem conectividade de alta velocidade devido aos seus elevados atrasos RC. Como alternativa, têm sido propostos dielétricos orgânicos devido à sua relação custo-benefício e capacidade de mitigar os atrasos RC graças à sua baixa constante dielétrica. Contudo, os dielétricos orgânicos apresentam problemas, como o seu elevado coeficiente de expansão térmica (CTE), que pode afetar negativamente a fiabilidade do dispositivo, e dificuldades de escalonamento para características L/S finas.
Para além da seleção dos materiais adequados, as técnicas de processamento utilizadas durante o fabrico de encapsulamentos desempenham um papel crucial na obtenção de um maior número de entradas/saídas (I/O) e de taxas de bits melhoradas por I/O. As etapas envolvidas nos processos de encapsulação 2.5D, como a litografia, CMP (planarização químico-mecânica), corrosão e processos de CMP e colagem em junções híbridas Cu-Cu 3D, apresentam desafios para a obtenção de um encaminhamento mais preciso e maior densidade de fios. A IDTechEx fornece informações detalhadas sobre como as escolhas de materiais influenciam os processos de fabrico, oferecendo uma compreensão abrangente do seu impacto no encapsulamento avançado de semicondutores.
Materiais e tecnologias incluídos no relatório IDTechEx
Âmbito de "Materiais e Processamento para Embalagens Avançadas de Semicondutores 2024-2034". Fonte: IDTechEx
O relatório da IDTechEx, "Materiais e Processamento para Embalagens Avançadas de Semicondutores 2024-2034", está dividido em quatro partes principais, oferecendo uma abordagem estruturada para a compreensão das embalagens avançadas de semicondutores. A Parte Um fornece uma introdução abrangente às tecnologias, tendências de desenvolvimento, principais aplicações e ecossistema das embalagens avançadas de semicondutores, oferecendo aos leitores uma visão geral sólida. A Parte Dois centra-se nos processos de embalagem 2.5D e aprofunda aspetos cruciais, como os materiais dielétricos para RDL e Microvia, as técnicas de fabrico de RDL e a seleção de materiais para EMC e MUF. Cada subsecção desta parte apresenta uma análise detalhada dos fluxos de processo, benchmarks tecnológicos, avaliações das partes interessadas e tendências futuras, proporcionando aos leitores uma visão completa.
O relatório vai além da análise de embalagens 2.5D e chega à sua terceira parte, que se centra na inovadora tecnologia de ligação híbrida Cu-Cu para empilhamento de matrizes 3D. Esta secção oferece dados valiosos sobre o processo de fabrico e orientações sobre a seleção de materiais para resultados otimizados. Apresenta também estudos de caso que destacam a aplicação bem-sucedida da ligação híbrida Cu-Cu utilizando dielétricos orgânicos e inorgânicos. Além disso, o relatório inclui uma previsão de mercado a 10 anos para módulos avançados de embalagens de semicondutores com dielétricos orgânicos, apresentada no capítulo final. Esta previsão abrange métricas tanto de unidade como de área, fornecendo ao setor informações significativas sobre o crescimento e as tendências projetadas para o mercado na próxima década.
Autor: Dr. Yu-Han Chang, Analista de Tecnologia Sénior da IDTechEx
