Um bom isolamento entre canais é crucial para manter o desempenho em circuitos integrados de formação de feixe (BFICs). As definições de ganho entre canais em aplicações de matrizes de fase podem variar significativamente para alcançar a redução e o silenciamento de lóbulos laterais desejados (uma diferença de 30 dB não é incomum). Como foi mostrado na Parte 1, os BFIC modernos possuem normalmente múltiplos caminhos de RF paralelos no chip, que conduzem a pinos localizados na mesma borda e/ou canto do encapsulamento do CI, frequentemente com todas as entradas (ou saídas) também na mesma borda. O desafio, portanto, é encaminhar as múltiplas linhas de RF de e para estes pinos próximos nas placas de circuito impresso (PCBs), mantendo um isolamento suficiente entre as linhas.
A segunda parte desta série de artigos analisa como a quantidade de isolamento entre linhas de transmissão afeta o desempenho do BFIC, fornece orientações gerais sobre a escolha da melhor topologia de linha de transmissão com base nos requisitos de isolamento da aplicação e nas geometrias do BFIC, e explica a melhor forma de distribuir as linhas de transmissão próximas umas das outras perto do BFIC. Este artigo fornece as dimensões principalmente em milésimos de polegada (1000 milésimos de polegada equivalem a 1 polegada). Para converter de milésimos de polegada para milímetros, multiplique por 0,0254.

Isolamento: Linha de Transmissão a Linha de Transmissão.
Em qualquer placa de circuito impresso (PCB), duas linhas de transmissão adjacentes apresentarão algum grau de acoplamento entre si, seja elétrico e/ou através de campos elétricos e magnéticos (EM), resultando num isolamento não infinito. Existem grandes diferenças no desempenho de isolamento entre as topologias de linha discutidas na Parte 1. O encaminhamento na camada superior apresenta frequentemente um pior isolamento do que as linhas enterradas devido ao acoplamento de campo. Para além da topologia de linha escolhida, os fatores dominantes que afetam o isolamento são a frequência de operação, a distância entre linhas e a distância de encaminhamento paralelo das linhas. Além disso, se for utilizada uma topologia enterrada, como uma linha de banda, qualquer transição para a camada superior deve ser cuidadosamente concebida para manter um bom isolamento.
A Figura 1 mostra uma simulação EM do Keysight RFPro do isolamento em função da frequência para dois pares de topologias de linhas de transmissão: guia de onda coplanar aterrada (GCPW) e GCPW enterrada. O espaçamento centro a centro de cada par de linhas foi definido em 60 mils, com uma distância de encaminhamento paralelo de 200 mils. Condutores de ligação à terra de 6 milésimos de polegada, espaçados a 25 milésimos de polegada de centro a centro, foram utilizados para vedações em ambos os lados de cada linha. A topologia GCPW apresenta um pior isolamento simulado do que a GCPW enterrada. Claramente, uma topologia enterrada deve ser escolhida quando o isolamento é crítico.

Figura 1. Isolamento simulado de GCPW e GCPW enterrado.

GCPW vs. GCPW enterrado: a diferença que 15 dB de isolamento podem fazer.
O isolamento deficiente entre linhas de transmissão numa placa de circuito impresso (PCI) pode ser especialmente problemático em aplicações onde existe uma grande diferença entre os níveis de sinal nas respectivas pistas. Num sistema de phased array, se dois blocos de amplitude e fase variáveis ​​adjacentes (VAP) operarem com atenuação mínima e máxima, o acoplamento de sinais espúrios irá degradar a linearidade da função de controlo de ganho do VAP no caminho mais atenuado. Este comportamento foi observado no ADAR3001, um BFIC de 4 entradas e 4 saídas (semelhante ao apresentado na Figura 1 da Parte 1), numa PCI com linhas de transmissão GCPW. A PCI foi redesenhada com GCPW enterrado para aumentar o isolamento entre linhas. O
erro RMS de ganho é uma figura de mérito abstrata que indica a não linearidade do controlo de ganho. Neste caso, o erro RMS de ganho foi medido em ambas as versões da PCI. A Figura 2a mostra o erro de ganho RMS da placa de circuito impresso original com GCPW, enquanto a Figura 2b mostra o erro de ganho RMS da placa de circuito impresso redesenhada com GCPW enterrado. Na Figura 2a, o erro de ganho RMS é significativamente pior quando o atenuador digital escalonado (DSA) do VAP é utilizado em toda a sua gama. Isto é expectável, uma vez que a aplicação é mais suscetível a um isolamento deficiente quando a diferença entre as atenuações do DSA é máxima.
O isolamento linha a linha melhorado da placa com GCPW enterrado melhorou significativamente os erros de ganho RMS, alinhando-se com as simulações e refletindo o desempenho real do BFIC. Estes resultados demonstram que mesmo uma melhoria moderada no isolamento de 15 dB a 30 GHz pode afetar drasticamente o desempenho medido.

Figura 2. Erros RMS do BFIC numa placa de circuito impresso com (a) linhas GCPW versus uma placa de circuito impresso com (b) GCPW enterrado.

Isolamento de Duas Linhas Paralelas
: Assume-se geralmente que a topologia de linha de banda oferece o melhor isolamento de entre as topologias referidas. Para testar esta hipótese, foi fabricada uma placa experimental para verificar o nível de isolamento em função da frequência que poderia ser atingido com uma topologia de linha de banda. Foi utilizado um projeto de linha de banda com 8 milésimos de polegada de largura na camada 2 sobre dielétricos Rogers 4003C de 8 milésimos de polegada (camada 1 para camada 2) e dielétricos Rogers 4450T de 8 milésimos de polegada (camada 2 para camada 3). A distância entre os centros do par de linhas era de 76 milésimos de polegada, e o comprimento do troço paralelo era de 300 milésimos de polegada. Estas distâncias foram escolhidas para simular aproximadamente o espaçamento médio entre os pinos de RF de muitos BFIC e o comprimento subsequente que as linhas têm de percorrer antes de chegarem aos conectores coaxiais ou a outros dispositivos. Cada linha possuía a sua própria vedação de carris com um espaçamento de 0,254 mm (10 milésimos de polegada) e um espaçamento entre centros de 0,457 mm (18 milésimos de polegada). A Figura 3a mostra a disposição da linha de transmissão na camada 2 (os planos de massa das camadas 1 e 3, que envolvem a linha de transmissão em ambos os lados dos dielétricos Rogers, não são mostrados). A medição de isolamento apresentada na Figura 3b demonstra claramente que uma linha de transmissão ininterrupta com uma vedação estreita de carris proporciona um desempenho ideal e deve ser utilizada quando os requisitos de isolamento são demasiado elevados.

Figura 3. Desenho de uma placa experimental com desenho de linha de banda (é mostrada a camada 2) e (b) os resultados do isolamento da placa.

O gráfico de isolamento mostra ruído porque o isolamento do par de linhas está no limite da capacidade de medição do analisador de redes vectorial (VNA). O isolamento médio em todas as frequências é superior a -80 dB. A queda do isolamento que ocorre a aproximadamente 26 GHz deve-se ao VNA.

Isolamento de duas linhas de banda paralelas com vias L1-para-L2 consecutivas.
Na mesma placa experimental apresentada na secção anterior, foi projetado outro par de linhas de banda com os mesmos atributos que anteriormente (geometria da linha, posicionamento das vias, espaçamento entre linhas e comprimento de execução paralela), mas um par de vias de transição (ou vias consecutivas da camada 1 para a camada 2) foi adicionado a cada linha para observar como o isolamento se degrada na transição para a camada superior, como mostrado no lado esquerdo da Figura 4a. O encaminhamento da camada superior foi mantido curto, com 0,35 mm (14 milésimos de polegada) entre os centros das vias, como mostra a imagem ampliada do lado direito da Figura 4a.
O isolamento nestas linhas de bandas com vias de transição consecutivas (vias consecutivas da camada 1 para a camada 2) foi medido e verificou-se que estava degradado em comparação com as linhas sem vias de transição, como se pode observar na Figura 4b. Esta experiência destaca a importância

Figura 4. (a) Disposição da placa de ensaio com vistas ampliada (esquerda) e reduzida (direita) de um par de linhas de banda com vias de transição consecutivas e (b) isolamento medido da placa de ensaio com vias de transição.
Orientações para o encaminhamento de múltiplas E/S de RF
Muitos circuitos integrados, particularmente os formadores de feixe de RF, possuem um grande número de E/S de RF, o que dificulta o encaminhamento e a manutenção de um bom desempenho de RF. Além da seleção e do design cuidadosos da topologia da linha de transmissão, a ligação à terra adequada através de vias de proteção que se estendem até ao dispositivo é fundamental para manter o desempenho de RF, particularmente o isolamento.

Qual a linha de transmissão a utilizar:
A decisão sobre a linha de transmissão a utilizar deve basear-se principalmente nos requisitos de isolamento e na geometria do BFIC. Por exemplo, se o isolamento necessário for apenas de cerca de -40 dB, pode ser utilizada uma GCPW em segurança. Se o isolamento necessitar de ser de cerca de -65 dB, é necessária uma linha de banda. De seguida, deve ser considerada a geometria do BFIC, principalmente o tamanho de cada pino, o espaçamento entre pinos e a distância entre pinos de RF. Por exemplo, se o BFIC for um BGA com um diâmetro de esfera de solda de 5,5 mils/0,22 mm, um espaçamento entre pinos de 10 mils/0,4 mm e uma distância entre pinos de RF mais próxima de 30 mils/1,2 mm, e se o requisito de isolamento for de -65 dB ou superior, as geometrias do BFIC poderiam acomodar uma linha de banda simétrica com dimensões aproximadas de: largura da linha de 6 mils, espessura do dielétrico de 6 mils (acima e abaixo da linha) e uma folga de ligação à terra de 10 mils, assumindo uma constante dielétrica de cerca de três. A regra geral para as linhas de banda é que a folga de ligação à terra deve ser aproximadamente o dobro da largura da linha; folgas mais pequenas começam a afetar a impedância da linha. Distâncias mais curtas entre os pinos de RF exigiriam um fio mais fino, enquanto uma distância maior entre os pinos de RF permitiria um fio mais grosso. Como se viu na Parte 1, esta última opção é preferível, uma vez que aumenta a probabilidade de atingir 50 Ω durante o fabrico.

Encaminhamento junto ao dispositivo:
Quando se utiliza uma linha de banda, deve-se ter cuidado na transição para o pino do dispositivo na camada superior, uma vez que esta transição pode degradar significativamente o isolamento se não forem utilizadas vias de ligação à terra adequadas. Para obter o maior isolamento possível, a parede de ligação à terra das vias deve estender-se em torno da extremidade da linha de banda na transição do dispositivo, como mostrado na Figura 5. Isto estende a parede de ligação à terra crítica necessária para um desempenho de isolamento ideal. O dispositivo deve também ter pinos de ligação à terra, saliências e/ou pads de ligação à terra em torno do pino de sinal que se alinhem aproximadamente com as vias da parede de ligação à terra estendida.

Figura 5. Vias que se estendem em torno da linha de transmissão no dispositivo e formam uma única fileira de vias entre as linhas.
Os pinos de E/S de RF localizados próximos uns dos outros podem não fornecer área suficiente para que cada linha de transmissão mantenha a mesma vedação de vias em relação ao dispositivo. Dependendo da área disponível, as opções típicas para a vedação de vias são:
1. Utilizar vias mais pequenas, se não violarem as normas de rácio de aspeto do fabricante para a espessura do dielétrico.
2.º Alternar as vias num padrão em dente de serra onde exista uma quantidade moderada de área, se a ausência de uma via numa das linhas na interface do dispositivo não degradar o isolamento.
3.º Como mostra a Figura 5, formar uma única fila de vias entre as linhas utilizando um tamanho de via maior, mantendo a mesma distância entre os bordos dos furos da via que com as vias mais pequenas; isto mantém o desempenho de isolamento.
4.º Formar uma única linha de vias entre linhas utilizando o mesmo tamanho de via quando o espaçamento entre linhas for muito limitado.
A decisão de quando e como realizar o fanout depende em grande parte da localização dos pinos de E/S de RF em relação uns aos outros no dispositivo.
A regra geral é que o fanout deve ser realizado o mais cedo possível para minimizar as ligações paralelas e, assim, manter o maior isolamento possível. Como se pode observar na Figura 5, o fanout pode ser realizado imediatamente devido às posições relativas dos pinos de E/S de RF mostrados (e dos pinos não mostrados). No entanto, a Figura 6 mostra o fanout de um dispositivo de 2 canais e 8 saídas, onde cada canal tem como estágio de saída um interruptor 1:4, acionando quatro linhas de transmissão com comprimentos de ligação paralela variáveis. Neste caso, o fanout foi também limitado pelo encaminhamento de E/S não-RF e pelos circuitos associados nos lados norte e sul do dispositivo, o que restringiu onde e como as oito linhas de transmissão poderiam ser encaminhadas.

Figura 6. Distribuição em leque de oito saídas de RF de um dispositivo de 2 canais.

Conclusão:
O advento dos formadores de feixe multicanal de alta frequência e outros circuitos integrados de RF está a tornar o design de PCB mais complexo, tanto em termos de precisão e transição da linha de transmissão (como discutido na Parte 1), como na manutenção do elevado isolamento entre canais necessário para sustentar o desempenho do dispositivo (como discutido na Parte 2). Os projetos de linhas de transmissão de RF estão a sofrer uma migração forçada de guias de onda coplanares ligados à terra à superfície para linhas de banda enterradas, mas mesmo com projetos de linhas de banda enterradas, deve-se ter cuidado para manter o isolamento entre trilhos adjacentes utilizando vedações de vias com espaçamento reduzido que envolvam completamente os pinos do dispositivo. Além disso, a rápida dispersão das pistas com espaçamento reduzido a partir do dispositivo, criando separação entre as pistas, é útil para manter um elevado isolamento.

Sobre o autor:
Joel Dobler é engenheiro sénior de aplicações de produtos no Grupo Aeroespacial, de Defesa e de Comunicações, onde se concentra em produtos de formação de feixe, mas também suporta moduladores vetoriais e filtros passa-baixo programáveis. Trabalha na Analog Devices desde 2006, suportando uma vasta gama de produtos de RF, incluindo detetores logarítmicos e RMS, amplificadores digitais e analógicos de ganho variável, misturadores e desmoduladores I/Q. Obteve o seu diploma de Bacharel em Engenharia Elétrica pela Washington State University em 2005 e o seu Mestrado em Engenharia Elétrica pela Portland State University em 2006.