Microchip Technology Inc. gab heute die Erweiterung seines Portfolios an Rechenzentrumslösungen und den Einstieg in den Markt für Speicherinfrastruktur mit dem ersten kommerziell erhältlichen seriellen Speichercontroller bekannt. Der SMC 1000 8x25G ermöglicht es rechenintensiven CPUs und anderen System-on-a-Chip (SoCs), die Anzahl der parallel geschalteten DDR4-DRAM-Speicherkanäle innerhalb derselben Gehäusegröße zu vervierfachen. Die seriellen Speichercontroller von Microchip bieten diesen rechenintensiven Plattformen eine erhöhte Speicherbandbreite und Medienunabhängigkeit bei extrem niedriger Latenz.
Die steigende Anzahl an Prozessorkernen in CPUs hat zu einer Verringerung der durchschnittlichen Speicherbandbreite pro Kern geführt, da CPUs und SoCs die erforderliche Anzahl paralleler DDR-Schnittstellen auf einem einzelnen Chip nicht mehr bereitstellen können. Der SMC 1000 8x25G ist über die 25-Gbit/s-Lanes des OMI (Open Memory Interface) mit der CPU und über eine 72-Bit-DDR4-3200-Schnittstelle mit dem Speicher verbunden. Dadurch reduziert sich die Anzahl der benötigten Pins pro DDR4-Speicherkanal auf der Haupt-CPU oder dem SoC deutlich, was mehr Kanäle und eine höhere verfügbare Speicherbandbreite ermöglicht.
Eine OMI-kompatible CPU oder ein SoC kann zahlreiche Speichermedien mit unterschiedlichen Kosten-, Leistungs- und Leistungsniveaus nutzen, ohne dass für jeden Typ ein separater Speichercontroller erforderlich ist. Im Gegensatz dazu sind die Speicherschnittstellen aktueller CPUs und SoCs typischerweise an spezifische DDR-Schnittstellenprotokolle wie DDR4 und deren entsprechende Übertragungsgeschwindigkeiten gebunden. Der SMC 1000 8x25G ist Microchips erstes medienunabhängiges Speicherinfrastrukturprodukt für die OMI-Schnittstelle.
Anwendungen in Rechenzentren erfordern OMI-basierte DDIMM-Speicherprodukte, die dieselbe hohe Bandbreite und geringe Latenz wie aktuelle parallele DDR-basierte Speicherprodukte bieten. Microchips SMC 1000 8x25G verfügt über ein innovatives Design mit niedriger Latenz, das die Latenz beim ersten DRAM-Datenzugriff auf unter 4 ns reduziert und gleichzeitig die Zugriffsleistung für nachfolgende Daten beibehält. Dadurch bieten OMI-basierte DIMM-Produkte praktisch dieselbe Bandbreite und Latenz wie vergleichbare LRDIMM-Produkte.
„Wir bei Microchip freuen uns, den ersten seriellen Speichercontroller auf den Markt zu bringen“, sagte Pete Hazen, Vice President der Geschäftseinheit Data Center Solutions bei Microchip. „Neue Speicherschnittstellentechnologien wie OMI (Open Memory Interface) ermöglichen es einer Vielzahl von SoC-Anwendungen, den wachsenden Speicherbedarf von Hochleistungs-Rechenzentrumsanwendungen zu decken. Microchips Einstieg in den Markt für Speicherinfrastruktur unterstreicht unser Engagement für die Verbesserung von Leistung und Effizienz in Rechenzentren.“.
„Die Workloads unserer IBM-Kunden erfordern eine intensivere Speichernutzung. Daher haben wir uns strategisch dafür entschieden, die Speicherschnittstellen des POWER-Prozessors mit OMI-Standardschnittstellen auszustatten, um die Speicherbandbreite zu erhöhen“, so Steve Fields, Chefarchitekt von IBM Power Systems. „IBM schätzt die Vereinbarung mit Microchip zur Bereitstellung dieser Lösung.“.
SMART Modular, Micron und Samsung Electronics entwickeln mehrere effiziente 84-Pin-DDIMMs (DDR4 Differential Dual-Inline Memory Modules) mit Kapazitäten von 16 GB bis 256 GB. Diese DDIMMs nutzen den SMC 1000 8x25G und lassen sich nahtlos an jede OMI-kompatible 25-Gbit/s-Schnittstelle anschließen.
„Der OMI-Standard (Open Memory Interface) bietet eine effiziente serielle Speicherschnittstelle, sodass immer mehr CPU- und SoC-Anwendungen die Speicherbandbreite und den nahtlosen Übergang zwischen einer wachsenden Anzahl von Speichermedien, wie z. B. Speichermedien, nutzen können“, sagte Myron Slota, Präsident des OpenCAPI-Konsortiums. „Das OpenCAPI-Konsortium stellt lizenzgebührenfreies geistiges Eigentum (IP) für Master- und Zielgeräte bereit und treibt zahlreiche Initiativen voran, die die Einhaltung von Standards gewährleisten.“
„Google-Kunden sind auf datenintensive Anwendungen wie maschinelles Lernen und Datenanalyse angewiesen, die einen leistungsstarken Speicher erfordern“, sagte Rob Sprinkle, technischer Leiter für Plattforminfrastruktur bei Google LLC. „Google unterstützt nachdrücklich Initiativen, die auf offenen Standards basieren, wie OMI (Open Memory Interface), das eine leistungsstarke Speicherschnittstelle bereitstellt, um diese wichtigen Bandbreiten- und Latenzziele zu erreichen.“.
Entwicklungswerkzeuge:
Der SMC 100 wird mit ChipLink-Design- und Diagnosewerkzeugen geliefert, um Kunden bei der Entwicklung IMO-konformer Systeme zu unterstützen. Diese Werkzeuge bieten leistungsstarke Funktionen für Debugging, Diagnose, Konfiguration und Analyse mit einer benutzerfreundlichen Oberfläche.
Weitere Informationen oder ein Angebot
