In Fahrerassistenzsystemen (ADAS) und automatisierten Fahrsystemen ist die Entwicklung von Algorithmen, einschließlich Objekterkennung und -klassifizierung zur Fahrzeugpositionsbestimmung, komplexer und skalierbarer geworden, wobei die PC-basierte Algorithmenentwicklung zum Standard geworden ist. Die Integration von PC-entwickelten Algorithmen in eingebettete Software, die stark von der Hardwarearchitektur abhängt, stellt jedoch eine Herausforderung dar. Daher ist eine Entwicklungsumgebung, die einen nahtlosen Übergang oder eine nahtlose Integration zwischen der Algorithmenentwicklung und der Entwicklung der eingebetteten Software ermöglicht, unerlässlich.Um diesem Bedarf gerecht zu werden, haben Renesas und ASTC gemeinsam den VLAB/IMP-TASimulator VP entwickelt. Dieser ermöglicht die Entwicklung von Embedded-Software für den R-Car V3M ausschließlich auf einem PC. Die Kerntechnologie von ASTC, VLAB, simuliert die Zielhardware auf einem PC und erlaubt Systementwicklern so die Entwicklung von Embedded-Software ohne physische Hardware. Dadurch können sie die Hardware in einer virtuellen Umgebung auf dem PC überprüfen und steuern. Darüber hinaus erkennt der VP effizient Fehler in der entwickelten Software. Mit dem VLAB/IMP-TASimulator können Systementwickler hochwertige Software in weniger als der Hälfte der üblichen Entwicklungszeit erstellen.
Hauptmerkmale des VLAB / IMP-TASimulators
• Deutliche Reduzierung der Softwareentwicklungszeit bei der Replikation der Bilderkennungs-Engine R-Car V3M IMP-X5 auf dem PC
Die neue virtuelle Umgebung (VP) bildet den integrierten 64-Thread-MIMD-Prozessor des IMP-X5 auf einem PC nach und ermöglicht so Debugging-Funktionen wie schrittweise Ausführung, Slicing und Variablenreferenzierung von in C geschriebener Software, die speziell für die Multiprocessing-Programmierung entwickelt wurde. Dies reduziert die Softwareentwicklungszeit im Vergleich zur Verwendung dieser virtuellen Umgebung drastisch.
• Die zeitkorrelierte ASCI-Simulationstechnologie ermöglicht eine genaue Schätzung der Hardware-Verarbeitungszeit
Die neue VP beinhaltet einen zeitkorrelierten Simulator, der das Timing der Hardware-Schlüsselkomponenten präzise erfasst und wiedergibt und den IMP-X5 effizient simuliert, indem er das komplexe Timing-Verhalten von Cache, Bus, Prozessor und anderen Schlüsselkomponenten modelliert. Dadurch können Systementwickler die Hardware-Verarbeitungszeit mindestens 100-mal schneller schätzen als mit dem aktuell verwendeten zyklusbasierten Simulator.
Verfügbarkeit
Der VLAB / IMP-TASimulator VP wird ab dem ersten Quartal 2018 von ASTC und VLAB Works erhältlich sein. www.vlabworks.com
