Die Integration auf Gehäuseebene war der erste Durchbruch, gefolgt von der Integration auf Waferebene, die eine mindestens zehnmal höhere Verbindungsdichte, eine kleinere Stellfläche, die sich für größenempfindliche Anwendungen eignet, und eine überlegene Leistung bietet.
Die Wafer-Integration umfasst integrierte Schaltungsgehäusetechnologien wie Fan-on, Fan-on-Core, High-Density Fan-on, 2,5D und 3D. Allerdings gelten nur Halbleitergehäusetechnologien mit einem Bump-Pitch von unter 100 µm als „fortschrittlich“. Dazu zählen High-Density-, 2,5D- und 3D-IC-Gehäusetechnologien.
Der Übergang von der 2,5D-Hybridintegration zur vollständigen vertikalen 3D-Integration ist entscheidend für zukünftige datenzentrierte Anwendungen. Dieser Artikel konzentriert sich daher auf diesen Übergang.
Die größte Herausforderung beim Übergang von 2,5D zu 3D ist die Vergrößerung des Bump-Abstands. In einem 2,5D-IC-Gehäuse liegt dieser je nach Zwischenschichtmaterial zwischen 25 µm und 40 µm. Für ein stapelbares 3D-Gehäuse muss der Bump-Abstand jedoch auf wenige Mikrometer oder sogar unter 1 µm reduziert werden. TSMC gibt an, dass der Bump-Abstand für das Stapeln von N7/N6-Chips 9 µm und für N5-Chips 6 µm beträgt. Für N3-Chips wird ein Rückgang auf 4,5 µm erwartet, der sich in zukünftigen Generationen integrierter Schaltungen weiter verringern dürfte. Das Stapeln zweier Chips mit kleinem Bump-Abstand stellt eine erhebliche Herausforderung dar, da eine hochpräzise Ausrichtung der dielektrischen Materialien an den Übergängen, insbesondere bei niedrigen Temperaturen, erreicht werden muss. Darüber hinaus ist eine präzise Kontrolle des Kupferfüllmaterials erforderlich, um ein Überlaufen während des Bondprozesses zu verhindern. Darüber hinaus wird das Wärmemanagement bei Gehäusen mit kleinen Überlappungsflächen entscheidend, was Gehäusekonstruktionen erfordert, die eine bessere Wärmeübertragung und gegebenenfalls Flüssigkeitskühlungstechnologien ermöglichen.
Die Wachstumsmotoren
IDTechEx hat vier Hauptanwendungsbereiche für fortschrittliche Halbleitergehäuse identifiziert: Hochleistungsrechnen (HPC)/Rechenzentren, Kommunikationsnetze, autonome Fahrzeuge und Unterhaltungselektronik. Der steigende Bedarf an Datenverarbeitung ist der Haupttreiber für das Wachstum dieser Anwendungsbereiche. Jede Anwendung hat jedoch spezifische Anforderungen, die unterschiedliche fortschrittliche Halbleitergehäusetechnologien erfordern.
Für HPC-Anwendungen und Rechenzentren steht die Bereitstellung überlegener Datenverarbeitungskapazität im Vordergrund. Daher sind 2,5DIC-Technologien mit Silizium-Interpolatoren oder Siliziumbrücken trotz ihrer höheren Kosten die bevorzugte Option. Im Gegensatz dazu liegt der Fokus bei Unterhaltungselektronik wie Smartphones und Smartwatches auf Miniaturisierung und Kosten, weshalb organische Gehäusetechnologien hier die erste Wahl darstellen.
Bei 5G und zukünftigen Kommunikationstechnologien liegt die größte Herausforderung in den Übertragungsverlusten. Daher werden fortschrittliche Gehäusetechnologien eingesetzt, um die Antenne näher an den HF-IC-Chip zu bringen und die Übertragungsverluste zu minimieren. Die „Antenne-im-Gehäuse (AiP)“ ist derzeit die praktikabelste Option für 5G mmWave, während die „Antenne-auf-Chip/Wafer (AoP)“ weiterhin intensiv entwickelt wird, um die Kosten zu senken.
Für zukünftige autonome Fahrzeuge wird die heterogene Integration von CPUs und anderen Komponenten, wie z. B. HBMs und zuverlässigen Stromversorgungssystemen, neue Möglichkeiten für fortschrittliche Halbleitergehäuse und Innovationen schaffen.
Die zunehmende Datenverarbeitung ist der gemeinsame Faktor für das Wachstum all dieser Anwendungen. Da sich die Anforderungen der einzelnen Anwendungsbereiche jedoch unterscheiden, werden fortschrittliche Halbleitergehäusetechnologien eingesetzt, um spezifische Bedürfnisse zu erfüllen.
Autor: Yu-Han Chang, Technologieanalyst bei IDTechEx
