Le nouveau logiciel introduit une interface JTAG interne à large bande passante (IJTAG) et des fonctionnalités de flux de données génériques afin d'aider les clients à réduire les coûts et les délais de test en accélérant la transmission des données via le bus large du logiciel Tessent Streaming Scan Network (SSN) de Siemens.
L'industrie des semi-conducteurs est confrontée à une évolution sans précédent et accélérée, la densité des transistors augmentant dans de multiples dimensions. Avec le passage des conceptions de semi-conducteurs de la 2D à la 2,5D puis aux architectures de circuits intégrés entièrement 3D, les défis liés aux tests de conception se sont multipliés de façon exponentielle. L'augmentation du nombre de vecteurs de test, l'allongement des temps d'application des vecteurs, le coût élevé des équipements de test automatisés (ATE) et le nombre limité de broches de test accessibles impliquent que l'optimisation de l'infrastructure existante pour la mise à l'échelle des tests est non seulement cruciale, mais essentielle pour conserver un avantage concurrentiel dans le processus de conception.
« Dans la conception actuelle de circuits intégrés complexes, l'optimisation du temps de test représente un défi majeur. En s'appuyant sur l'architecture SSN de Siemens pour transformer les opérations IJTAG sérielles traditionnelles en processus parallèles à large bande passante, Tessent IJTAG Pro accélère les tests, réduit les coûts associés et offre la flexibilité nécessaire pour révolutionner l'accès aux tests et répondre aux besoins évolutifs de l'industrie », a déclaré Ankur Gupta, vice-président senior et directeur général de DDCP, Siemens Digital Industries Software. « À mesure que la conception des semi-conducteurs évolue des architectures de circuits intégrés 2D simples vers des architectures 3D complètes, les économies réalisées sur les tests s'appliqueront à chaque puce ainsi qu'à l'ensemble du circuit intégré 3D. ».
« La technologie IJTAG à large bande passante exploite de manière novatrice l'architecture du bus SSN et fournit des modèles beaucoup plus rapides que les méthodes série traditionnelles, ce qui permet de réduire considérablement le temps d'application des tests, notamment pour les tests BIST et les tests IP à signaux mixtes », a déclaré Srinivas Vooka, directeur principal de l'ingénierie chez Google.
L'association des fonctionnalités d'IJTAG Pro et de la récente annonce par Siemens du logiciel Tessent™ AnalogTest représente une expansion significative des capacités et de la bande passante.
