(1) Un accélérateur d'IA basé sur un processeur dynamiquement reconfigurable (DRP) qui traite efficacement les modèles d'IA légers et (2) une architecture hétérogène permettant un traitement en temps réel grâce à des blocs IP de processeur fonctionnant en coopération, tels que le CPU. Renesas a produit un prototype de microprocesseur d'IA (AI-MPU) intégrant ces technologies et a confirmé son fonctionnement à haute vitesse et basse consommation. Il a atteint des vitesses de traitement jusqu'à 16 fois supérieures (130 TOPS) à celles obtenues avant l'introduction de ces nouvelles technologies, et une efficacité énergétique de pointe (jusqu'à 23,9 TOPS/W avec une alimentation de 0,8 V).
Face à la prolifération récente des robots dans les usines, la logistique, la santé et le commerce de détail, le besoin de systèmes capables de fonctionner de manière autonome en temps réel en analysant leur environnement grâce à une IA de vision avancée se fait de plus en plus sentir. Compte tenu des fortes contraintes liées à la dissipation thermique, notamment pour les dispositifs embarqués, les puces d'IA doivent à la fois offrir des performances accrues et une consommation d'énergie réduite.
Les technologies développées par Renesas sont les suivantes :
un accélérateur d’IA qui traite efficacement les modèles d’IA légers.
L’élagage, une technique courante pour améliorer l’efficacité du traitement de l’IA, permet d’éliminer les calculs qui n’affectent pas la précision de la reconnaissance. Cependant, il est fréquent que les modèles d’IA contiennent des calculs aléatoires sans incidence sur la précision de la reconnaissance. Cela crée un décalage entre le parallélisme du traitement matériel et l’aléatoire de l’élagage, ce qui rend le traitement inefficace.
Pour résoudre ce problème, Renesas a optimisé son accélérateur d’IA unique basé sur la technologie DRP (DRP-AI) pour l’élagage. En analysant la relation entre les caractéristiques du schéma d’élagage, la méthode d’élagage et la précision de la reconnaissance dans les modèles d’IA de reconnaissance d’images classiques (modèles CNN), nous avons identifié la structure matérielle d’un accélérateur d’IA capable d’atteindre à la fois une précision de reconnaissance élevée et un taux d’élagage efficace, et nous l’avons appliquée à la conception de DRP-AI. De plus, un logiciel a été développé pour réduire la taille des modèles d’IA optimisés pour DRP-AI. Ce logiciel convertit la configuration du modèle d'élagage aléatoire en un calcul parallèle hautement efficace, accélérant ainsi le traitement de l'IA. Plus précisément, la technologie d'élagage flexible N:M de Renesas, capable de modifier dynamiquement le nombre de cycles en fonction des variations du taux d'élagage local des modèles d'IA, permet un contrôle précis de ce taux selon la consommation d'énergie, la vitesse d'exécution et la précision de reconnaissance requises par les utilisateurs.
Cette technologie réduit le nombre de cycles de traitement des modèles d'IA jusqu'à un seizième de celui requis pour les modèles incompatibles, tout en consommant huit fois moins d'énergie.
L'architecture hétérogène permet un traitement en temps réel pour le contrôle des robots.
Les applications robotiques nécessitent un traitement avancé de l'IA par vision pour la reconnaissance de l'environnement. Parallèlement, l'évaluation et le contrôle des mouvements des robots requièrent une programmation détaillée des conditions en réponse aux changements environnementaux, rendant le traitement logiciel basé sur le CPU plus adapté que le traitement basé sur l'IA. Le défi réside dans le fait que les CPU actuels, avec leurs processeurs embarqués, ne sont pas pleinement capables de contrôler les robots en temps réel. C’est pourquoi Renesas a introduit un processeur reconfigurable dynamiquement (DRP), qui prend en charge des traitements complexes en plus du processeur central et de l’accélérateur d’IA (DRP-IA). Ceci a permis le développement d’une architecture hétérogène qui, grâce à une distribution et une parallélisation appropriées des processus, offre des vitesses plus élevées et une consommation d’énergie réduite pour les microprocesseurs IA.
Un DRP exécute une application tout en modifiant dynamiquement la configuration des connexions entre les unités arithmétiques de la puce à chaque cycle d'horloge, en fonction des détails du traitement. Seuls les circuits arithmétiques nécessaires étant actifs, même pour des processus complexes, il est possible de réduire la consommation d'énergie et d'augmenter la vitesse. Par exemple, le SLAM (localisation et cartographie simultanées), une application robotique typique, est une configuration complexe nécessitant plusieurs processus de programmation pour la reconnaissance de la position du robot en parallèle avec la reconnaissance de l'environnement par traitement d'IA visuelle. Renesas a démontré le fonctionnement de ce SLAM en commutant instantanément les programmes grâce au DRP et en exécutant l'accélérateur d'IA et le CPU en parallèle, ce qui a permis d'obtenir des vitesses de fonctionnement environ 17 fois supérieures et une efficacité énergétique environ 12 fois supérieure à celle du CPU intégré seul.
a vérifié ce fonctionnement
en créant une puce de test prototype intégrant ces technologies et a confirmé qu'elle atteignait une efficacité énergétique de classe mondiale de 23,9 TOPS par watt avec une tension d'alimentation standard de 0,8 V pour l'accélérateur d'IA et une efficacité énergétique opérationnelle de 10 TOPS par watt pour les principaux modèles d'IA. Cette étude a également démontré que le traitement de l'IA est possible sans ventilateur ni dissipateur thermique.
Ces résultats contribuent à réduire la chaleur générée par l'augmentation de la consommation d'énergie, un défi majeur lors de l'intégration de puces d'IA dans divers dispositifs embarqués, tels que les robots de service et les véhicules à guidage automatique. La réduction significative de cette chaleur favorisera le développement de l'automatisation dans des secteurs variés, comme la robotique et les technologies intelligentes. Ces technologies seront appliquées aux microprocesseurs de la série RZ/V de Renesas pour les applications de vision industrielle.
