La nouvelle architecture, baptisée Cinco Ranch, intègre plusieurs blocs de propriété intellectuelle développés au sein du laboratoire Zettascale de Barcelone (BZL), en collaboration avec Intel Foundry. Cinco Ranch sera fabriquée sur la technologie Intel 3, la plus avancée utilisée à ce jour par la gamme Lizard.
Améliorations clés par rapport aux générations précédentes :
• Nouveau cœur Lizard Ka à double émission hors séquence, intégré à l’unité de traitement vectoriel (VPU) Vitruvius++.
• Vitruvius++ prend en charge l’extension vectorielle RISC-V v1.0 et est la première VPU 16 canaux de BSC, conçue pour les applications scientifiques.
• Nouveau cœur Lizard Ox hors séquence pour des performances monocœur élevées.
• Troisième cœur basé sur l’architecture du processeur Sargantana, optimisé pour l’efficacité énergétique.
• Hiérarchie de cache à trois niveaux avec caches L1 et L2 privés et cache L3 partagé.
• SoC de qualité industrielle intégrant les blocs IP de BSC et les contrôleurs hautes performances fournis par IFS, notamment la mémoire DDR5 et les contrôleurs PCIe Gen3, ainsi qu’une PLL haute fréquence.
Caractéristiques techniques du processeur Cinco Ranch :
• Lizard Ox : pipeline scalaire à 11 étages, émission de 8 instructions, exécution hors séquence, ISA RV64IMAFDC, ISA privilégiée 1.12.
• Lizard Ka : pipeline scalaire à 11 étages, double émission, exécution hors séquence, ISA RV64IMAFDV, ISA privilégiée 1.11.
• Vitruvius++ : accélérateur vectoriel découplé à 16 canaux avec capacités d’exécution hors séquence légère, extension RVV-1.0, connecté à Lizard Ka via l’interface OVI (Open Vector Interface).
• Sargantana : pipeline scalaire à 7 étages, exécution séquentielle, ISA RV64IMAFD, extension SIMD entière 128 bits, extensions personnalisées pour les applications génomiques.
• Cache d’instructions L1 et unité de surveillance des performances (PMU) développés en interne.
• Cache de données L1 haute performance (HPDS) du projet OpenHW.
• Caches L2 privés et L3 partagés basés sur OpenPiton.
• Anneau de débogage JTAG sur Sargantana.
• PLL intégrée fonctionnant entre 600 MHz et 2,8 GHz.
• Horloge RTC à 25 MHz.
• PCIe Gen3 x8 avec une bande passante jusqu'à 8 Go/s à 500 MHz.
• 16 Go de mémoire DDR5 SODIMM, 4,8 GHz, 38,4 Go/s.
• Contrôleurs périphériques essentiels : JTAG, UART, SPI, QSPI, OSPI, PWM, I2C, I3C, DMA, GPIO, capteur thermique, temporisateur de surveillance, 8 temporisateurs programmables, bootROM.
• 2 Mo de SRAM temporaire.
• Fusibles et straps configurables.
• Signaux de débogage VISA spécifiques à Intel.
• Unité de gestion de l'alimentation.
• Technologie : Intel3.
• Surface : 16 mm² (puce), 3,2 mm² (IP BSC).
Le projet Cinco Ranch représente une étape clé du Barcelona Zettascale Lab (BZL), une initiative stratégique menée par le BSC-CNS, avec le soutien du gouvernement espagnol et de l'Union européenne via le programme PERTE Chip. Le BZL ambitionne de positionner l'Europe à la pointe de la conception de puces avancées en développant des processeurs RISC-V haute performance et en les intégrant aux futurs supercalculateurs européens.
Cette initiative stimule l'innovation dans la conception conjointe matériel-logiciel, promeut le développement durable, l'efficacité énergétique et la souveraineté technologique européenne. Elle témoigne également d'une collaboration étroite avec des leaders industriels tels qu'Intel et favorise l'inclusion, la formation académique et l'impact industriel.
Ce projet est cofinancé par le ministère de la Transformation numérique et de l'Administration publique, dans le cadre du Plan de relance, de transformation et de résilience, et soutenu
par l'Union européenne – NextGenerationEU.
