Le kit d'outils ARM® Development Studio 5 (DS-5™) Altera Edition est conçu pour éliminer les obstacles au débogage entre le sous-système CPU bicœur intégré et la matrice FPGA des SoC Altera. En combinant le débogueur multicœur le plus avancé pour l'architecture ARM avec la capacité d'adaptation à la logique du FPGA, ce nouveau kit offre aux développeurs de logiciels embarqués une visibilité et un contrôle globaux de la puce sans précédent grâce à l'interface utilisateur standard DS-5.
Les systèmes sur puce (SoC) d'Altera intègrent un processeur ARM Cortex-A9 double cœur et une logique FPGA dans un seul composant, offrant aux utilisateurs la puissance et la flexibilité nécessaires pour créer des SoC programmables par application (APP) en implémentant des périphériques et des accélérateurs matériels personnalisés au sein de la matrice FPGA. Altera fournit actuellement les premiers échantillons de ses SoC Cyclone V.
La suite logicielle ARM Development Studio 5 (DS-5) Altera Edition s'adapte dynamiquement aux configurations FPGA du SoC pour chaque client, étendant ainsi les capacités de débogage embarqué au-delà des limites CPU-FPGA et unifiant toutes les informations de débogage logiciel des domaines CPU et FPGA grâce à l'interface utilisateur standard de DS-5. Associée aux capacités avancées de débogage multicœur du débogueur DS-5 et connectée à l'analyseur logique Quartus II SignalTap pour les tests multi-impulsions, cette suite logicielle offre un niveau de visibilité et de contrôle du débogage inégalé, permettant un gain de productivité considérable.
La suite d'outils ARM DS-5 offre le débogueur multicœur le plus avancé du marché pour l'architecture ARM. Elle permet le débogage des systèmes implémentant des configurations de multiprocesseur asymétrique (AMP) et symétrique (SMP). Fréquemment utilisée pour la génération de cartes, le développement de pilotes, la portabilité des systèmes d'exploitation, le développement d'applications et le débogage Linux via les interfaces JTAG et Ethernet, elle fournit des informations en temps réel sur Linux et les systèmes d'exploitation.
Caractéristiques et avantages clés :
L’ensemble d’outils Altera DS-5 ARM comprend les fonctionnalités suivantes :
• Ses capacités de débogage logiciel sont conçues pour inclure les périphériques programmés par le développeur au sein de la matrice FPGA, offrant une vue complète de la carte mémoire des registres périphériques, tant au niveau matériel que logiciel, sur l’ensemble du SoC.
• Le débogueur DS-5 affiche simultanément les données de débogage/analyse des cœurs de processeur Cortex-A9 et des cœurs logiques personnalisés compatibles CoreSight™ implémentés dans la matrice FPGA.
• Le câble de débogage USB JTAG Altera Blaster est compatible avec le débogueur DS-5 et les autres outils JTAG d’Altera pour le SoC Altera.
• Il permet la capture et l’affichage non intrusifs des événements de signal au sein de la matrice FPGA, qui peuvent être corrélés dans le temps avec les événements logiciels et les analyses d’instructions du processeur.
• Il prend en charge le déclenchement multiple avancé au niveau matériel, au niveau du signal, entre les domaines logiques du CPU et du FPGA, permettant le débogage du code à travers les domaines matériel et logiciel.
• Il comprend l'analyseur de performances DS-5 Streamline, qui mappe les informations relatives aux threads et aux événements logiciels sur les compteurs matériels SoC et FPGA, permettant ainsi l'identification et la correction des goulots d'étranglement au niveau du système.
