La topologie de correction du facteur de puissance à structure totem (TP-PFC) a été abordée dans de nombreux articles, notamment dans cette revue [1]. Grâce à la disponibilité de semi-conducteurs à large bande interdite (WBG) intégrant des diodes de corps hautes performances, cette topologie devient de plus en plus attractive. Son principal avantage par rapport aux corrections du facteur de puissance classiques de type élévateur réside dans l'élimination de la rectification basse fréquence et des pertes de puissance liées à la chute de tension directe d'un redresseur 50 Hz. Des rendements supérieurs à 98 % peuvent ainsi être atteints et, en utilisant un étage secondaire adapté présentant un rendement similaire, le rendement souhaité de 80 % et plus pour les convertisseurs Titanium peut être atteint.
La figure 1 présente, ainsi que certaines spécifications de conception, une image du kit d'évaluation exposé (EVK) implémentant le TP-PFC avec un courant d'entrée nominal de 16 A. Les principaux composants utilisés sur cette carte sont mis en évidence sur la figure 1. Outre les MOSFET SiC de 4e génération, cette conception utilise des MOSFET Si SJ ROHM, ainsi que les pilotes de grille BM61S41/BM61M41 et d'autres composants ROHM, tels que la résistance shunt et le circuit intégré (CI) régulateur de commutation flyback dans l'alimentation auxiliaire.

Figure 2 : Schéma du circuit TP-PFC.
Les performances du kit EVK développé sont illustrées par les graphiques suivants, qui présentent le rendement mesuré et le facteur de puissance d’entrée obtenus pour les tensions d’entrée de 230 V et 115 V CA.

Concernant le rendement, il convient de noter qu'il inclut la consommation électrique totale embarquée, correspondant aux alimentations auxiliaires des pilotes de grille, de l'électronique basse tension et du ventilateur. On constate qu'un facteur de puissance supérieur à 0,95 est atteint avec une charge de 20 %. Si le circuit PFC est associé à un étage DC/DC à haut rendement, la conception peut également satisfaire aux exigences de rendement de la norme 80+ Titanium.

a) Rendement mesuré b) Facteur de puissance mesuré
Figure 3 - Rendement et facteur de puissance mesurés
Les paragraphes suivants expliquent le développement de cette conception et la manière dont certains aspects complexes de cette topologie ont été résolus. Ces défis incluent :
• La détermination des paramètres optimaux pour le temps mort et la suppression.
• Le démarrage automatique sécurisé à la tension d'entrée secteur universelle.
• Le démarrage progressif autour du passage par zéro du courant alternatif afin de minimiser les pics de courant.
Les avantages des MOSFET SiC de 4e génération de ROHM seront présentés en premier lieu.
MOSFETs SiC de 4e génération de ROHM :
Ces nouveaux MOSFETs SiC présentent une réduction significative de 40 % de la résistance à l’état passant par unité de surface par rapport aux MOSFETs SiC de 3e génération. Cette réduction est obtenue sans compromettre la robustesse en court-circuit, conférant ainsi à ces nouveaux composants une robustesse et des performances exceptionnelles.
De plus, les pertes de commutation des MOSFETs SiC de 4e génération sont 50 % inférieures à celles de la 3e génération grâce à une capacité parasite grille-drain (CGD) considérablement réduite. Il en résulte un rendement de conversion supérieur.

a) Réduction de la résistance à l’état passant des MOSFETs SiC de 4e génération. b) Comparaison des pertes de commutation entre les MOSFETs SiC de 3e et 4e génération.

Figure 4 : Réduction des pertes de commutation et de la résistance à l'état passant dans les MOSFET SiC de 4e génération de ROHM

Pour commander la grille, contrairement aux MOSFET SiC de 3e génération et antérieurs qui nécessitent une tension grille-drain (VGS) de 18 V, les nouveaux produits acceptent une plage de tension de grille plus flexible (15-18 V). De plus, grâce à la réduction de la capacité parasite (CGD) et, par conséquent, du rapport CGS/CGD, les MOSFET SiC de 4e génération peuvent être bloqués en toute sécurité à 0 V seulement, sans aucune connexion parasite susceptible d'être induite par un dVDS/dt élevé. Ainsi, le circuit de commande de grille peut être simplifié, la polarisation négative nécessaire au blocage étant supprimée.

Le tableau 1 présente la gamme de MOSFET SiC de 4e génération 750 V et 1200 V de ROHM. Ces composants sont disponibles en versions traversantes (THD) TO-247N et TO-247-4L, ainsi qu'en version CMS (composant monté en surface) TO-263-7L. Une qualification automobile est prévue pour tous les composants marqués d'un astérisque (*).

a) Gamme de MOSFET 750 V b) Gamme de MOSFET 1200 V
Tableau 1 : MOSFET SiC de 4e génération ROHM

Configuration du temps mort et de la suppression :
Les erreurs liées à la détection du passage par zéro du courant alternatif, ainsi que les éléments parasites des MOSFET, doivent être prises en compte lors de la configuration de la commande PWM (modulation de largeur d'impulsion). Dans ce kit d'évaluation TP-PFC, un temps de suppression de 50 µs a été inséré autour du passage par zéro du courant alternatif. Pendant ce temps, les quatre interrupteurs sont désactivés juste avant le passage par zéro, soit du positif au négatif, soit du négatif au positif, afin d'éviter les courts-circuits. La boucle de commande est suspendue pendant cette période pour éviter que l'accumulation de courant par l'intégrateur ne provoque un pic de courant indésirable lors de l'application d'une impulsion PWM de grande amplitude à la prochaine mise sous tension. Un temps de suppression court permet un meilleur contrôle de la forme d'onde du courant, un THD (distorsion harmonique totale) plus faible et un rendement relativement plus élevé. Cependant, le temps de suppression minimal est limité par la fréquence d'échantillonnage du contrôleur et la fréquence du réseau.
Outre le temps de suppression autour du passage par zéro du courant alternatif, un temps mort approprié doit être défini entre les commandes des MOSFET SiC complémentaires. D'après la fiche technique du pilote de grille BM61S41, le temps de propagation maximal est de 65 ns. En ajoutant 10 ns maximum pour compenser le décalage de propagation PWM, le temps mort minimal absolu est de 75 ns. Afin de compenser les temps d'ouverture et de fermeture des MOSFET SiC et de prévoir une marge de sécurité, le temps mort de cette carte a été fixé à 150 ns. Bien entendu, cette valeur doit être évaluée pour chaque conception et dépend également du choix des résistances de grille d'ouverture et de fermeture.
Démarrage automatique sur une entrée secteur universelle :
la carte d'évaluation TP-PFC est équipée d'une thermistance PTC pour la précharge, en parallèle avec un relais shunt. Au démarrage, le relais est déconnecté et les condensateurs de forte capacité sont préchargés par la thermistance PTC jusqu'à un seuil de sécurité avant la connexion du relais et la mise en marche du convertisseur. Ceci évite d'endommager le circuit par des courants d'appel élevés. Le kit d'évaluation (EVK) a été testé sur toute la plage de tension d'entrée universelle [85 Vca - 265 Vca], et son démarrage automatique est sûr même à 265 Vca. Grâce à la boucle de régulation de fréquence à intégrateur généralisé du second ordre (SOGI-FLL) implémentée, cet EVK peut également suivre et détecter les variations de fréquence du réseau de 50 ± 3 Hz ou 60 ± 3 Hz.

a) Démarrage automatique : 110 Vca, 400 Vcc b) Démarrage automatique : 230 Vca, 400 Vcc
Figure 5 : Démarrage automatique du PFC en fonction de la tension d'entrée CA
Mesures pour minimiser les pics de courant après le passage par zéro du courant alternatif
Dans la topologie TP-PFC, la séquence de commutation des MOSFET est cruciale. Ne pas comprendre ou respecter les contraintes de contrôle d'un TP-PFC peut entraîner un fonctionnement incorrect, des problèmes d'interférences électromagnétiques inattendus, voire une défaillance du dispositif de puissance. Le problème le plus courant inhérent à cette topologie est l'apparition de pics de courant au passage par zéro du courant alternatif [2], [3]. Ces problèmes sont principalement causés par le condensateur parasite de sortie « COSS » et la charge de récupération inverse associée « Qrr » des MOSFET commutés à la fréquence du réseau, qui ne changent d'état qu'au passage par zéro du courant alternatif.

Une analyse détaillée des pics et des formes d'onde du courant alternatif dans une topologie TP-PFC est présentée dans [2].
Dans le kit de démonstration TP-PFC de ROHM, une séquence de démarrage progressif est implémentée après chaque passage par zéro du courant alternatif. Celle-ci consiste à augmenter les rapports cycliques appliqués aux MOSFET SiC haute fréquence (Q2, Q4) et à contrôler précisément la commutation des MOSFET Si SJ basse fréquence. L'implémentation de cette séquence de démarrage progressif a permis de réduire considérablement les pics de courant. La séquence de commutation des MOSFET implémentée est illustrée sur la figure 6.

Figure 6 : Démarrage progressif des MOSFET dans un PFC à deux photons (TP-PFC)
. Les MOSFET Q2 et Q4 sont commutés de manière complémentaire. Pendant l’alternance négative, le MOSFET Q2 est actif, commandé par le rapport cyclique calculé « D ». Pendant ce temps, le MOSFET Q4 fonctionne en mode de redressement synchrone avec un rapport cyclique de « 1-D ». Notez que le MOSFET Q1 commute uniquement à la fréquence du réseau et reste conducteur pendant toute l’alternance négative afin de fournir un chemin de retour à faible impédance vers le réseau. Le fonctionnement est inversé pendant l’alternance positive, et les MOSFET de haut et de bas niveau de chaque branche échangent leurs fonctions.

Lorsque la tension d'entrée change de polarité (de négative à positive) pendant une demi-période, et juste après le passage par zéro du courant alternatif, la séquence de démarrage progressif du MOSFET Q4 est activée. Cette séquence consiste à appliquer un facteur d'amplification à la largeur d'impulsion, augmentant progressivement le temps de conduction de ce MOSFET de 0 % à 100 % du cycle « D » calculé. Simultanément, le MOSFET Q1 effectue une récupération inverse complète et la tension « VDS » de Q3 chute à la masse. Ceci élimine le pic de courant positif causé par la lente récupération de Q1 et la tension « VDS » élevée aux bornes du MOSFET Q3.
Comme la tension alternative est très faible juste après le passage par zéro et que l'inductance est déjà chargée par la tension du bus continu, un courant inverse négatif important circule à travers l'inductance vers le secteur. Il en résulte un pic de courant négatif important lors de la conduction du MOSFET synchrone Q2, même pendant un rapport cyclique « 1-D ». Par conséquent, une fois que Q4 atteint un cycle « D » complet, un démarrage progressif est également appliqué au MOSFET synchrone Q2 afin de réduire ce pic négatif à un niveau quasi nul. Simultanément, lors du démarrage progressif de Q2, Q3 doit être activé pour assurer le retour vers le réseau électrique.
Un pic de courant négatif important apparaîtra également au passage par zéro du courant alternatif si le MOSFET Q3 s'active trop tard après la fin du démarrage progressif de Q2, comme détaillé dans [2].
Résultats expérimentaux :
La figure 7 illustre la forme d'onde du courant d'appel autour du passage par zéro du courant alternatif, avec et sans démarrage progressif.

a) Commande traditionnelle sans démarrage progressif b) Avec démarrage progressif
Figure 7 : Pics de courant d’appel au passage par zéro du courant alternatif avec et sans démarrage progressif
(rouge : ICA, vert : VCA)
Notez que, puisque « 1-D » est très faible lors de la mise sous tension initiale de Q2, sa valeur diminue encore et tend vers zéro lorsqu’elle est multipliée par les facteurs de démarrage progressif. Selon le circuit de commande de grille utilisé, Q2 peut rester bloqué pendant quelques cycles PWM jusqu’à ce que la valeur de « 1-D » dépasse le temps de mise sous tension minimal du circuit de commande de grille. Il en résulte un pic de courant résiduel, positif et négatif, très faible à chaque passage par zéro du courant alternatif.
La séquence de commande MOSFET expliquée dans la section précédente a été implémentée et testée sur le kit d’évaluation TP-PFC de 3,6 kW. D’après les résultats des tests, sans cette méthode de commande, des pics de courant positifs et négatifs sont présents. L'application de la technologie de démarrage progressif aux MOSFET actifs et synchrones, associée à une activation précisément temporisée des MOSFET basse fréquence, a permis d'améliorer les formes d'onde du courant et de réduire significativement le taux de distorsion harmonique (THD).
En résumé
, le kit d'évaluation TP-PFC présenté ici démontre des performances élevées sur des aspects clés de sa conception, notamment en termes de caractéristiques de contrôle et de rendement, atteignant 98,5 % en incluant la consommation électrique embarquée totale des alimentations auxiliaires et du ventilateur. La faible résistance à l'état passant et les faibles pertes de commutation des MOSFET SiC de 4e génération ont contribué à ces performances. Ces résultats démontrent l'adéquation de ces nouveaux produits à de nombreuses applications de conversion d'énergie, telles que les alimentations pour serveurs et centres de données, les alimentations à découpage (SMPS) pour les télécommunications et l'industrie, les systèmes de stockage d'énergie, ainsi que les systèmes embarqués pour véhicules électriques (par exemple, les ordinateurs de bord), où une densité de puissance élevée, un rendement élevé, des circuits de grille simples et une robustesse aux courts-circuits sont requis.

Références :
[1] Christian Felgemacher, Aly Mashaly, « SiC Based Totem Pole PFC for Industrial Power Supplies », Bodo's Power Systems, février 2020.
[2] Bosheng Sun, Analog Application Journal, « How to reduce current spikes at AC zero-crossing for totem-pole PFC », Bosheng Sun, https://www.ti.com/lit/an/slyt650
[3] L. Xue, Z. Shen, D. Boroyevich et P. Mattavelli, « GaN-based high frequency totem-pole bridgeless PFC design with digital implementation », 2015 IEEE Applied Power Electronics Conference and Exposition (APEC), 2015, p. 759-766, doi : 10.1109/APEC.2015.7104435.