En el marco de un proyecto de investigación financiado por el Ministerio Federal Alemán de Economía y Energía, PLS desarrolló herramientas innovadoras para la Bosch Data Flow Architecture (DFA) y las integró en UDE 2026.
La arquitectura Bosch DFA es un acelerador hardware altamente paralelo y configurable dinámicamente que permite ejecutar cálculos orientados a flujo de datos con prestaciones muy elevadas, fundamentales para aplicaciones de IA. Gracias a su reducida superficie de silicio y bajo consumo energético, la DFA resulta idónea para su integración en sistemas embebidos y sistemas en chip (SoC).
A diferencia de las arquitecturas de procesador convencionales, en las que los algoritmos se ejecutan principalmente mediante secuencias de instrucciones máquina, la DFA implementa las tareas combinando bloques matemáticos básicos que conforman un grafo de flujo de datos nativo. Esto garantiza una eficiencia significativamente superior. No obstante, dado que este tipo de grafo no puede depurarse con funciones tradicionales de debugging, PLS ha ampliado UDE con nuevas funcionalidades específicas para el análisis y la depuración del grafo de flujo de datos de la DFA.
Como módulo periférico dentro de un sistema embebido o SoC, la DFA puede iniciarse y detenerse de forma independiente o de manera síncrona junto con los núcleos principales del controlador anfitrión. En la interfaz de usuario del depurador se integra como un núcleo adicional y forma parte de un grupo de control de ejecución (run control group) que gestiona la sincronización de depuración entre núcleos. Esto permite la depuración paralela de la aplicación en los núcleos principales y la observación simultánea del acelerador DFA. La ejecución paso a paso (single-stepping) posibilita un análisis detallado del flujo de datos.
Asimismo, se puede verificar y modificar de manera específica la configuración de los bloques matemáticos individuales. El grafo de flujo de datos se visualiza mediante una representación gráfica de las interconexiones de los bloques base para un algoritmo concreto, ya sea en forma de árbol o diagrama de bloques. Además de distintos formatos de visualización adaptables a las necesidades del desarrollador, se ha implementado una función de exportación e importación de configuraciones DFA.
Mediante un modelo de simulación en SystemC, es posible registrar los datos de ejecución (runtime) de la DFA. Estos datos pueden mostrarse como texto decodificado y como representación gráfica correlacionada temporalmente, gracias a un componente software adicional desarrollado también en el marco del proyecto de investigación.
Las nuevas funciones de test y análisis en tiempo de ejecución de algoritmos DFA integradas en UDE 2026 ya están disponibles para los primeros microcontroladores automotrices de distintos fabricantes de semiconductores que implementan DFA, así como para prototipado virtual basado en el modelo de simulación DFA.
