Ciò evidenzia l'importanza delle tecnologie a semiconduttore nel soddisfare tali requisiti.
Il packaging dei semiconduttori si è evoluto dall'integrazione a livello di scheda all'integrazione a livello di wafer, con conseguenti progressi significativi. L'integrazione a livello di wafer offre vantaggi rispetto ai metodi tradizionali, come una maggiore densità di connessioni, ingombri ridotti per applicazioni in cui le dimensioni sono un fattore critico e prestazioni migliorate.
Il packaging "avanzato" per semiconduttori comprende in particolare il packaging fan-out ad alta densità, 2.5D e 3D, caratterizzato da un passo di bumping inferiore a 100 µm, che consente densità di interconnessione almeno 10 volte superiori.
La larghezza di banda è fondamentale.
Per migliorare la larghezza di banda dal punto di vista del packaging, entrano in gioco due fattori chiave: il numero totale di punti I/O (input/output) e la velocità di trasmissione per punto I/O. Aumentare il numero totale di punti I/O richiede l'abilitazione di pattern linea-spazio (L/S) più fini in ogni strato di routing/redistribuzione (RDL) e la presenza di un maggior numero di strati di routing. D'altra parte, il miglioramento della velocità di trasmissione per punto I/O è influenzato dalla distanza di interconnessione tra i chiplet e dalla scelta dei materiali dielettrici. Questi fattori hanno un impatto diretto sulle prestazioni e sull'efficienza complessive del sistema di packaging.
Fattori chiave che influenzano la larghezza di banda di un modulo confezionato. Fonte: IDTechEx
Esplorazione di materiali e processi per l'incapsulamento avanzato dei semiconduttori
Un'analisi più approfondita del raggiungimento di una maggiore densità di cablaggio e di velocità di trasmissione I/O più elevate, dal punto di vista dei materiali e dei processi, rivela il ruolo cruciale della selezione del materiale dielettrico e delle tecniche di lavorazione appropriate. Questi fattori influenzano significativamente le prestazioni e le capacità complessive del sistema di packaging.
Interconnessioni elettroniche: SiO2 contro dielettrico organico. Fonte: IDTechEx
La scelta di materiali dielettrici appropriati è fondamentale, tenendo conto di proprietà quali una bassa costante dielettrica, un coefficiente di dilatazione termica (CTE) ottimale (il più vicino possibile al CTE del rame) e caratteristiche meccaniche favorevoli che garantiscano l'affidabilità del modulo, come il modulo di Young e l'allungamento. Queste scelte consentono velocità di trasmissione dati più elevate, preservando al contempo l'integrità del segnale e facilitando caratteristiche linea-spazio ottimali per aumentare la densità dei cavi.
Negli acceleratori ad alte prestazioni, come le GPU, i dielettrici inorganici come il SiO2 sono stati ampiamente utilizzati per ottenere caratteristiche linea-spazio (L/S) ultrafini. Tuttavia, il loro utilizzo è limitato nelle applicazioni che richiedono connettività ad alta velocità a causa degli elevati ritardi RC. In alternativa, sono stati proposti i dielettrici organici per la loro economicità e la capacità di mitigare i ritardi RC grazie alla loro bassa costante dielettrica. Tuttavia, i dielettrici organici presentano problemi, come l'elevato coefficiente di dilatazione termica (CTE), che può influire negativamente sull'affidabilità del dispositivo, e difficoltà nella scalabilità per ottenere caratteristiche L/S precise.
Oltre alla selezione dei materiali più adatti, le tecniche di lavorazione utilizzate durante la fabbricazione dei package svolgono un ruolo cruciale nel raggiungimento di un numero maggiore di I/O e di una migliore velocità di trasmissione per I/O. Le fasi coinvolte nei processi di packaging 2.5D, come la litografia, la CMP (planarizzazione chimico-meccanica), l'incisione e i processi di CMP e di incollaggio nelle giunzioni ibride Cu-Cu 3D, presentano delle sfide per ottenere un instradamento più compatto e una maggiore densità di fili. IDTechEx fornisce informazioni dettagliate su come la scelta dei materiali influenzi i processi di produzione, offrendo una comprensione completa del loro impatto sul packaging avanzato dei semiconduttori.
Materiali e tecnologie inclusi nel rapporto IDTechEx
Ambito di applicazione di "Materiali e processi per il packaging avanzato dei semiconduttori 2024-2034". Fonte: IDTechEx
Il report IDTechEx, "Materiali e processi per il packaging avanzato dei semiconduttori 2024-2034", è suddiviso in quattro parti principali e offre un approccio strutturato alla comprensione del packaging avanzato dei semiconduttori. La prima parte fornisce un'introduzione completa alle tecnologie, alle tendenze di sviluppo, alle applicazioni chiave e all'ecosistema del packaging avanzato dei semiconduttori, offrendo ai lettori una solida panoramica. La seconda parte si concentra sui processi di packaging 2.5D e approfondisce aspetti cruciali come i materiali dielettrici per RDL e Microvia, le tecniche di fabbricazione RDL e la selezione dei materiali per EMC e MUF. Ogni sottosezione di questa parte presenta un'analisi dettagliata dei flussi di processo, dei benchmark tecnologici, delle valutazioni degli stakeholder e delle tendenze future, fornendo ai lettori un quadro completo.
Il rapporto va oltre l'analisi del packaging 2.5D per giungere alla sua terza parte, che si concentra sull'innovativa tecnologia di incollaggio ibrido Cu-Cu per l'impilamento di array 3D. Questa sezione offre dati preziosi sul processo di produzione e indicazioni sulla selezione dei materiali per ottenere risultati ottimali. Presenta inoltre casi di studio che evidenziano l'applicazione di successo dell'incollaggio ibrido Cu-Cu utilizzando dielettrici organici e inorganici. Infine, il rapporto include una previsione di mercato decennale per i moduli di packaging di semiconduttori con dielettrici organici avanzati, presentata nel capitolo finale. Questa previsione copre sia le metriche in termini di unità che di area, fornendo al settore importanti informazioni sulla crescita e le tendenze di mercato previste per il prossimo decennio.
Autore: Dott. Yu-Han Chang, analista tecnologico senior presso IDTechEx
