Sfide nell'aumento delle dimensioni delle sporgenze:
Con la riduzione del numero di fasi di saldatura, emergono diverse sfide. La diminuzione dell'altezza delle sporgenze e della superficie di giunzione rende sempre più difficile realizzare connessioni elettriche affidabili, richiedendo processi di produzione precisi per evitare errori. La coplanarità e la rugosità superficiale diventano fondamentali, poiché anche piccole irregolarità possono compromettere la riuscita della giunzione.
La produzione presenta sfide quali le difficoltà di incisione dovute alle dimensioni ridotte delle colonne di rame e dei diametri delle sporgenze, che aumentano la probabilità di sottosquadro. La deposizione elettrochimica (ECD) è più complessa perché garantire l'uniformità e controllare la coplanarità risulta più difficile. Inoltre, la sensibilità della qualità del legame a fattori quali la coplanarità delle sporgenze, la rugosità superficiale e la durezza complica la regolazione di parametri come temperatura, tempo e pressione al diminuire delle dimensioni delle sporgenze.
I metodi convenzionali di incollaggio flip-chip sono limitati a passi di 50 μm o 40 μm, il che solleva problemi di affidabilità derivanti da disallineamenti di dilatazione termica che causano deformazioni e spostamenti del die. Per ovviare a questi problemi, l'industria dei semiconduttori si sta orientando verso l'incollaggio a termocompressione (TCB) per applicazioni di incollaggio avanzate a passo fine, inclusi passi di soli 10 μm. Il TCB offre una strada promettente per raggiungere la precisione e l'affidabilità richieste nel panorama in continua evoluzione del packaging dei semiconduttori, spingendo i limiti della miniaturizzazione e delle prestazioni nei dispositivi elettronici.
Tuttavia, con la riduzione dell'area di contatto a circa 10 micron, emergono diversi problemi. Le dimensioni ridotte dei cordoni di saldatura aumentano il rischio di formazione di composti intermetallici (IMC), che riducono la conduttività e le proprietà meccaniche. Inoltre, la possibilità che i cordoni di saldatura si tocchino e causino cortocircuiti durante i processi di rifusione può portare al guasto del chip. Queste limitazioni stanno diventando sempre più problematiche negli scenari di packaging di componenti ad alte prestazioni.
L'avvento del bonding ibrido Cu-Cu:
per superare questi problemi, la tecnologia di bonding ibrido Cu-Cu rappresenta una svolta. Questa tecnica innovativa prevede l'inserimento di contatti metallici tra materiali dielettrici e l'utilizzo di un trattamento termico per la diffusione allo stato solido degli atomi di rame, eliminando così il problema dei ponti di collegamento tipico della saldatura.
I vantaggi del bonding ibrido rispetto alla saldatura flip-chip sono evidenti. In primo luogo, consente un passo ultrasottile e dimensioni dei contatti ridotte, facilitando un elevato numero di punti di I/O. Questo è fondamentale nei moderni package per semiconduttori, dove i dispositivi richiedono un numero sempre crescente di connessioni per soddisfare i requisiti di prestazioni. In secondo luogo, a differenza della saldatura flip-chip, che spesso si basa su materiali di riempimento, il bonding ibrido Cu-Cu elimina la necessità di tali materiali, riducendo la capacità, la resistenza e l'induttanza parassite, nonché la resistenza termica. Infine, lo spessore ridotto delle connessioni realizzate con il bonding ibrido Cu-Cu, che elimina quasi completamente lo spessore di 10-30 micron delle sfere di saldatura utilizzate nella tecnologia flip-chip, apre nuove possibilità per package di semiconduttori più compatti ed efficienti.
Sfide nella produzione della giunzione ibrida Cu-Cu:
la tecnologia della giunzione ibrida Cu-Cu è molto promettente per il packaging avanzato dei semiconduttori, ma presenta anche una serie di sfide che richiedono soluzioni innovative per il suo sviluppo futuro.
Attualmente esistono tre forme di saldatura ibrida Cu-Cu (vedi la tabella comparativa qui sotto). Il processo wafer-to-wafer (W2W) è il più diffuso, mentre il processo die-to-wafer (D2W) o chip-to-wafer (C2W) è oggetto di intense attività di ricerca e sviluppo, in quanto può essere utilizzato per molte più applicazioni che richiedono l'integrazione di chip di diverse dimensioni.
Tre forme di giunzione ibrida Cu-Cu. Fonte: IDTechEx - "Materiali e processi per il packaging avanzato dei semiconduttori 2024-2034"
Per tutti e tre i metodi, un aspetto cruciale della produzione è l'ambiente di incollaggio, dove è essenziale ottenere una superficie dielettrica piana e pulita attraverso una lucidatura chimico-meccanica (CMP) ottimizzata. Inoltre, lo sviluppo di materiali dielettrici in grado di resistere a temperature di ricottura più basse e a tempi più brevi è fondamentale per minimizzare il rischio di distorsione e deformazione del wafer durante il processo di incollaggio. Anche la deposizione elettrochimica (ECD) ottimizzata di soluzioni di rame può ridurre i tempi e le temperature di ricottura, migliorando l'efficienza.
Nel caso del processo D2W/C2W, sarà fondamentale affrontare le sfide legate all'unicità dei chip e agli effetti di bordo, nonché minimizzare la contaminazione dei chip e dei wafer. Sono necessarie macchine pick-and-place ad alta precisione per garantire un posizionamento accurato dei chip, con tolleranze fino a 0,2 µm. Per compensare potenziali errori di posizionamento, sono essenziali pad di rame di dimensioni maggiori. Inoltre, tecnologie avanzate per la movimentazione di wafer sottili giocheranno un ruolo significativo nel garantire il successo del legame ibrido rame-rame.
Lo sviluppo futuro delle giunzioni ibride Cu-Cu si concentrerà probabilmente sul perfezionamento e sull'ottimizzazione di questi aspetti critici del processo. Ciò include progressi nella lucidatura chimico-meccanica (CMP), nei materiali dielettrici, nelle soluzioni ECD e nelle macchine pick-and-place, nonché innovazioni nella gestione dei wafer sottili. Il superamento di queste sfide aprirà la strada a una più ampia adozione delle giunzioni ibride Cu-Cu nel packaging avanzato dei semiconduttori, consentendo la creazione di dispositivi elettronici più piccoli, più potenti e più efficienti dal punto di vista energetico.
Per saperne di più sul packaging 3D dei semiconduttori (giunzione ibrida Cu-Cu), consultare il report IDTechEx "Materials and Processing for Advanced Semiconductor Packaging 2024-2034". Il report è suddiviso in quattro parti principali, offrendo un approccio strutturato alla comprensione del packaging avanzato dei semiconduttori. La Parte 1 fornisce un'introduzione completa alle tecnologie, alle tendenze di sviluppo, alle applicazioni chiave e all'ecosistema del packaging avanzato dei semiconduttori, offrendo ai lettori una solida panoramica del settore. La Parte 2 si concentra sui processi di packaging 2.5D, approfondendo aspetti cruciali come i materiali dielettrici per RDL e Microvia, le tecniche di fabbricazione RDL e la selezione dei materiali per EMC e MUF. Ogni sottosezione di questa parte presenta un'analisi dettagliata dei flussi di processo, dei benchmark tecnologici, delle valutazioni degli stakeholder e delle tendenze future, fornendo ai lettori un quadro completo.
Il rapporto va oltre l'analisi del packaging 2.5D per giungere alla sua terza parte, che si concentra sull'innovativa tecnologia di giunzione ibrida Cu-Cu per il packaging di semiconduttori 3D (giunzione ibrida Cu-Cu). Questa sezione offre dati preziosi sul processo di produzione e indicazioni sulla selezione dei materiali per ottenere risultati ottimali. Presenta inoltre casi di studio che evidenziano l'applicazione di successo delle giunzioni ibride Cu-Cu utilizzando dielettrici organici e inorganici. Infine, il rapporto include una previsione di mercato decennale per il modulo di packaging di semiconduttori con dielettrico organico avanzato, presentata nel capitolo finale. Questa previsione copre sia le metriche in termini di unità che di area, fornendo al settore importanti informazioni sulla crescita e le tendenze di mercato previste per il prossimo decennio.
AUTORE: Dott. Yu-Han Chang, analista tecnologico senior presso IDTechEx
