ha sido desarrollado por un equipo de la Universidad del País Vasco (EHU) y fabricado en las instalaciones de GlobalFoundries en Alemania. Actualmente se encuentra en proceso de empaquetamiento.
La iniciativa busca impulsar el desarrollo de tecnologías microelectrónicas más robustas y fiables para aplicaciones en las que la tolerancia a fallos constituye un requisito fundamental. El proyecto también pretende reforzar las capacidades de diseño de semiconductores en Euskadi mediante el uso de arquitecturas abiertas, herramientas de código abierto y tecnologías que puedan implementarse tanto en FPGA como en circuitos integrados de aplicación específica (ASIC).
Un chip RISC-V diseñado con herramientas de código abierto
Uno de los principales avances de SoC4CRIS-II ha sido el desarrollo de un prototipo SoC que integra un procesador RISC-V y una IP de sincronización de la empresa vasca SOC-E. El equipo de diseño de la EHU ha utilizado exclusivamente herramientas y librerías de código abierto para desarrollar el circuito integrado. Este enfoque permite avanzar hacia flujos de diseño microelectrónico menos dependientes de herramientas propietarias y facilita el acceso a tecnologías de desarrollo de procesadores.
La fabricación del prototipo en Alemania representa, además, un paso para conectar las capacidades de diseño desarrolladas en Euskadi con la infraestructura europea de producción de semiconductores.
Tecnologías de tolerancia a fallos para sistemas electrónicos críticos
Además del prototipo SoC, los participantes en SoC4CRIS-II trabajan en diferentes mecanismos destinados a mejorar la fiabilidad de los sistemas electrónicos. Entre ellos se encuentran técnicas de detección y corrección de errores, redundancia y protección de memorias, especialmente relevantes en aplicaciones donde los fallos pueden afectar a la continuidad de funcionamiento.
CEIT ha integrado mecanismos de mitigación de errores en memoria y lógica crítica sobre una arquitectura RISC-V desarrollada por el propio centro.
Las técnicas implementadas incluyen:
EDAC (Error Detection and Correction): mecanismos para detectar y corregir errores en los datos.
Scrubbing: procedimientos de revisión y corrección periódica de errores en memoria.
TMR (Triple Modular Redundancy): redundancia modular triple para mejorar la tolerancia a determinados fallos.
Estas soluciones se han implementado en plataformas FPGA y evaluado mediante simulación en los escenarios definidos por el proyecto.
El diseño contempla la posibilidad de trasladar posteriormente estos mecanismos a circuitos integrados ASIC.
Ikerlan desarrolla visión neuromórfica y protección de memorias
En el ámbito del procesamiento visual, Ikerlan ha desarrollado ULEO, un algoritmo ligero de flujo óptico (optical flow) orientado a aplicaciones de visión neuromórfica. El centro también ha creado ULEO-Core, una implementación hardware optimizada para FPGA que permite procesar información visual y realizar seguimiento de regiones de interés. Esta tecnología está dirigida a sistemas embebidos que necesitan ejecutar funciones de visión de manera eficiente.
Paralelamente, Ikerlan ha implementado un mecanismo de seguridad funcional basado en memorias protegidas mediante códigos Hamming SECDED (Single Error Correction, Double Error Detection). Estos códigos permiten corregir errores de un bit y detectar errores de dos bits.
La solución se ha validado sobre una plataforma RISC-V NEORV32 implementada en FPGA y en las memorias internas de ULEO-Core.
Las evaluaciones han incluido simulaciones, inyección de fallos y pruebas con estímulos procedentes de conjuntos de datos reales.
Tekniker avanza en arquitecturas neuronales para FPGA y ASIC
Tekniker participa en el proyecto mediante el desarrollo de una arquitectura de procesamiento de imagen basada en redes neuronales.
La solución se ha concebido para permitir la configuración de los recursos de memoria y de la capacidad de cálculo en función de los requisitos de cada aplicación. Su diseño está orientado a futuras implementaciones en FPGA y ASIC, con el objetivo de facilitar la integración de funciones de visión artificial en sistemas electrónicos avanzados.
Esta línea de trabajo complementa los desarrollos relacionados con RISC-V y tolerancia a fallos, incorporando capacidades de procesamiento inteligente al ecosistema tecnológico del proyecto.
Connect Group investiga materiales y encapsulados para electrónica aeroespacial
El Connect Technology Centre de Connect Group trabaja en procesos y materiales de ensamblaje electrónico destinados a aplicaciones aeroespaciales. Sus actividades incluyen la selección de materiales y la realización de experimentos de laboratorio para evaluar parámetros de diseño asociados a diferentes encapsulados y sustratos. Esta investigación aborda aspectos relacionados con la integración física de los componentes electrónicos y su adaptación a entornos exigentes. Los resultados contribuirán al conocimiento sobre procesos de ensamblaje y tecnologías de encapsulado aplicables a futuros desarrollos microelectrónicos.
Un proyecto liderado por la EHU y financiado por Elkartek
SoC4CRIS-II está financiado por el programa de ayudas Elkartek del Gobierno Vasco, con el expediente KK-2025/00013. La iniciativa está liderada por el grupo de investigación en electrónica aplicada APERT de la Universidad del País Vasco (EHU). El consorcio también cuenta con la participación de los centros tecnológicos CEIT, Tekniker, Ikerlan y Tecnalia, la empresa Connect Group y el clúster GAIA-BMH.
La colaboración reúne capacidades de diseño de circuitos integrados, arquitecturas de procesamiento, seguridad funcional, visión artificial y tecnologías de ensamblaje. Según el consorcio, los resultados alcanzados muestran el potencial de Euskadi para desarrollar chips complejos y resilientes destinadosa sectores donde la fiabilidad y la autonomía tecnológica tienen especial importancia.
SoC4CRIS-II refuerza las capacidades de diseño de semiconductores en Euskadi
El proyecto da continuidad a la iniciativa SoC4CRIS y mantiene como objetivo el desarrollo de tecnologías microelectrónicas que puedan transferirse a futuras aplicaciones industriales. El diseño de un chip RISC-V mediante herramientas abiertas y su fabricación en una planta europea constituyen un avance concreto en esta dirección. A ello se suman los trabajos de los diferentes socios en tolerancia a fallos, protección de memorias, procesamiento de imagen y encapsulado electrónico.
La iniciativa también se alinea con los objetivos de la Ley Europea de Chips (European Chips Act), orientada a reforzar las capacidades europeas en semiconductores y mejorar la resiliencia de su cadena de suministro.
Con el prototipo actualmente en proceso de empaquetamiento, SoC4CRIS-II continúa avanzando hacia el desarrollo de soluciones microelectrónicas fiables y adaptadas a aplicaciones críticas, al tiempo que busca generar oportunidades de transferencia tecnológica y empleo especializado en Euskadi.
