Desafios na ampliação das saliências:
Com a redução das etapas de soldadura, surgem vários desafios. A diminuição da altura da saliência e da área da superfície de junção torna cada vez mais difícil o estabelecimento de ligações elétricas fiáveis, exigindo processos de fabrico precisos para evitar erros. A coplanaridade e a rugosidade da superfície tornam-se cruciais, pois mesmo pequenas irregularidades podem comprometer o sucesso da junção.
O fabrico enfrenta desafios como dificuldades de corrosão devido a colunas de cobre mais pequenas e diâmetros de protuberância reduzidos, o que aumenta a probabilidade de corrosão lateral. A deposição eletroquímica (ECD) é mais complexa porque garantir a uniformidade e controlar a coplanaridade é mais desafiante. Além disso, a sensibilidade da qualidade da ligação a fatores como a coplanaridade da protuberância, a rugosidade da superfície e a dureza complica o ajuste de parâmetros como a temperatura, o tempo e a pressão à medida que os tamanhos das protuberâncias diminuem.
Os métodos convencionais de ligação flip-chip estão limitados a passos de 50 μm ou 40 μm, o que gera problemas de fiabilidade decorrentes de incompatibilidades de expansão térmica que causam deformação e deslocamento do chip. Para resolver estes problemas, a indústria de semicondutores está a migrar para a ligação por termocompressão (TCB) para aplicações avançadas de ligação com passo fino, incluindo passos tão pequenos como 10 μm. A TCB oferece um caminho promissor para alcançar a precisão e a fiabilidade exigidas no cenário de encapsulamento de semicondutores em constante evolução, alargando os limites da miniaturização e do desempenho em dispositivos eletrónicos.
No entanto, à medida que a área de contacto diminui para cerca de 10 mícrons, surgem vários problemas. O menor tamanho do cordão de soldadura aumenta o risco de formação de compostos intermetálicos (IMC), o que reduz a condutividade e as propriedades mecânicas. Além disso, a possibilidade de os cordões de solda se tocarem e provocarem falhas por ponteamento durante os processos de refluxo pode levar à falha do chip. Estas limitações estão a tornar-se cada vez mais problemáticas em cenários de encapsulamento de componentes de alto desempenho.
O aparecimento da ligação híbrida Cu-Cu:
Para ultrapassar estes problemas, a tecnologia de ligação híbrida Cu-Cu representa uma mudança radical. Esta técnica inovadora envolve a incorporação de contactos metálicos entre materiais dielétricos e a utilização de um tratamento térmico para a difusão em estado sólido de átomos de cobre, eliminando assim o problema de ponteamento associado à soldadura.
As vantagens da ligação híbrida em relação à soldadura flip-chip são evidentes. Em primeiro lugar, permite um espaçamento ultrafino e contactos de tamanho reduzido, facilitando um grande número de pontos de E/S. Isto é crucial nos encapsulamentos de semicondutores modernos, onde os dispositivos requerem um número cada vez maior de ligações para satisfazer as exigências de desempenho. Em segundo lugar, ao contrário da soldadura flip-chip, que depende frequentemente de materiais de enchimento, a ligação híbrida Cu-Cu elimina a necessidade de enchimento, reduzindo a capacitância, resistência e indutância parasitas, bem como a resistência térmica. Finalmente, a reduzida espessura das ligações de ligação híbridas Cu-Cu, que praticamente elimina a espessura de 10 a 30 micrómetros das esferas de solda utilizadas na tecnologia flip-chip, abre novas possibilidades para encapsulamentos de semicondutores mais compactos e eficientes.
Desafios no fabrico da junção híbrida Cu-Cu:
A tecnologia de junção híbrida Cu-Cu é muito promissora para embalagens de semicondutores avançadas, mas também apresenta uma série de desafios que exigem soluções inovadoras para o seu desenvolvimento futuro.
Atualmente, existem três formas de ligação híbrida Cu-Cu (ver tabela comparativa abaixo). O processo wafer-to-wafer (W2W) é o mais utilizado, enquanto o processo die-to-wafer (D2W) ou chip-to-wafer (C2W) é alvo de intensa investigação e desenvolvimento, uma vez que pode ser utilizado em muito mais aplicações que exijam a integração de chips de diferentes tamanhos.
Três formas de junção híbrida Cu-Cu. Fonte: IDTechEx - "Materiais e Processamento para Embalagens de Semicondutores Avançadas 2024-2034"
Para os três métodos, um aspeto crucial do fabrico é o ambiente de ligação, onde a obtenção de uma superfície dielétrica plana e limpa através de um polimento químico-mecânico (CMP) otimizado é essencial. Além disso, o desenvolvimento de materiais dielétricos que suportem temperaturas de recozimento mais baixas e durações mais curtas é crucial para minimizar o potencial de distorção e empenamento do wafer durante o processo de ligação. A deposição eletroquímica (ECD) otimizada de soluções de cobre pode também reduzir o tempo e as temperaturas de recozimento, melhorando a eficiência.
No caso do processo D2W/C2W, será crucial abordar os desafios relacionados com a singularidade dos chips e os efeitos de bordo, bem como minimizar a contaminação nos chips e wafers. São necessárias máquinas de pick-and-place de alta precisão para garantir o posicionamento exato dos chips, com tolerâncias até 0,2 µm. Para compensar possíveis erros de posicionamento, são essenciais almofadas de cobre maiores. Além disso, as tecnologias avançadas de manuseamento de wafers finos desempenharão um papel significativo para garantir o sucesso da ligação híbrida cobre-cobre.
O desenvolvimento futuro das junções híbridas Cu-Cu irá provavelmente concentrar-se no melhoramento e na otimização destes aspetos críticos do processo. Isto inclui avanços em CMP (polimento químico-mecânico), materiais dielétricos, soluções de ECD (deposição eletroquímica) e máquinas de pick-and-place, bem como inovações no manuseamento de wafers finos. A superação destes desafios abrirá caminho para uma adoção mais ampla das junções híbridas Cu-Cu em embalagens de semicondutores avançadas, permitindo a criação de dispositivos eletrónicos mais pequenos, mais potentes e com maior eficiência energética.
Para saber mais sobre o encapsulamento de semicondutores 3D (junção híbrida Cu-Cu), consulte o relatório da IDTechEx "Materiais e Processamento para Encapsulamento Avançado de Semicondutores 2024-2034". O relatório está dividido em quatro partes principais, oferecendo uma abordagem estruturada para a compreensão do encapsulamento avançado de semicondutores. A Parte 1 fornece uma introdução abrangente às tecnologias, tendências de desenvolvimento, principais aplicações e ecossistema do encapsulamento avançado de semicondutores, oferecendo aos leitores uma visão geral sólida da área. A Parte 2 centra-se nos processos de encapsulamento 2.5D, aprofundando aspetos cruciais, como os materiais dielétricos para RDL e Microvia, as técnicas de fabrico de RDL e a seleção de materiais para EMC e MUF. Cada subsecção desta parte apresenta uma análise detalhada dos fluxos de processo, benchmarks tecnológicos, avaliações das partes interessadas e tendências futuras, proporcionando aos leitores uma visão completa.
O relatório vai além da análise de embalagens 2.5D e chega à sua terceira parte, que se centra na inovadora tecnologia de junção híbrida Cu-Cu para embalagens de semicondutores 3D (junção híbrida Cu-Cu). Esta secção oferece dados valiosos sobre o processo de fabrico e orientações sobre a seleção de materiais para resultados otimizados. Apresenta também estudos de caso que destacam a aplicação bem-sucedida de junções híbridas Cu-Cu utilizando dielétricos orgânicos e inorgânicos. Além disso, o relatório inclui uma previsão de mercado a 10 anos para o módulo avançado de embalagens de semicondutores com dielétricos orgânicos, apresentada no capítulo final. Esta previsão abrange métricas tanto de unidade como de área, fornecendo ao setor informações significativas sobre o crescimento e as tendências projetadas para o mercado na próxima década.
AUTOR: Dr. Yu-Han Chang, Analista de Tecnologia Sénior da IDTechEx
