La presencia de interferencias ambientales también puede afectar negativamente a la señal. Para abordar estos problemas, se suele utilizar el estándar de bucle de corriente de 4-20 mA para la transmisión de información.
En los sistemas de bucle de corriente, un transmisor se conecta a un transductor que supervisa una variable de proceso, como la temperatura, la presión o el caudal. El transmisor se conecta en serie con una fuente de alimentación de CC y se encarga de convertir la salida del transductor en una corriente que oscila entre 4 mA y 20 mA. Los instrumentos y controles de 4-20 mA suelen admitir señales de alarma para condiciones ligeramente por debajo de 4 mA y por encima de 20 mA. En el caso de los transmisores, los valores de corriente por debajo de 4 mA y por encima de 20 mA se utilizan para indicar un fallo. La recomendación NE43 se creó para estandarizar la forma en que los transmisores indican fallos y cómo los sistemas de control deben interpretar estas señales, facilitando así una mejor integración analógica. La NE43 define de 3,8 mA a 20,5 mA como valores de medición válidos, indicando saturación de 3,8 mA a 4 mA y de 20 mA a 20,5 mA.
Gracias al uso del estándar de bucle de corriente de 4-20 mA, aunque la tensión caiga significativamente debido a hilos largos o si la tensión del bucle fluctúa porque se ha puesto en marcha un motor grande en otra parte de la fábrica, no importa: el transmisor mantendrá una corriente constante para una variable de proceso dada (véase Figura 1 ). Otra característica de este estándar es que el dispositivo también puede alimentarse desde el bucle de corriente. En este caso, el consumo de corriente de todo el dispositivo debe ser de un máximo de 3,5 mA.
Figura 1 . Bucle de corriente de 4-20 mA
Entre los diversos protocolos de comunicación en la automatización de plantas, el protocolo HART (Highway Addressable Remote Transducer) destaca como la mejor solución global para obtener información de diagnóstico y de los dispositivos en formato digital, al tiempo que mantiene la compatibilidad con las arquitecturas de automatización heredadas de 4-20 mA. La transmisión HART estándar es de modulación por desplazamiento de frecuencia (FSK). Las frecuencias del protocolo FSK estándar son 1200 Hz (para el 1 binario) y 2200 Hz (para el 0 binario), y la velocidad de comunicación es de 1200 bits por segundo. Una alternativa a la señal FSK estándar es una señal coherente con modulación por desplazamiento de fase de 8 vías (C8PSK). En este proyecto se utiliza el protocolo FSK estándar.
Las otras versiones del protocolo añaden compatibilidad con la señalización sinusoidal pura o trapezoidal. El primer tipo de señal es más común, y el segundo se utiliza principalmente cuando se requiere una velocidad de datos muy alta. En este proyecto, el módem solo funciona con una señal sinusoidal. La señal HART transmitida resultante debe estar equilibrada en CC y no debe interferir en absoluto con la señalización analógica.
El protocolo HART sigue el modelo de protocolo de interconectividad de sistemas abiertos (OSI) de siete capas. El modelo OSI describe siete capas que utilizan los sistemas informáticos para comunicarse a través de una red. Un módem HART opera en el nivel físico (Nivel 1).
Diseñado para aplicaciones de medición y control de procesos industriales, HART se considera un protocolo híbrido debido a su combinación de comunicación analógica y digital. Puede transmitir una sola variable utilizando una señal analógica de 4-20 mA, al tiempo que transmite información adicional en una señal digital. La figura 2 muestra el esquema básico de un sistema HART.
Figura 2. Ejemplo típico de un sistema HART
La señal de información digital se transmite mediante una modulación de bajo nivel superpuesta al bucle de corriente estándar de 4-20 mA. Y lo que es más importante, la señal digital no afecta a la lectura analógica, ya que se separa de la señal analógica mediante técnicas de filtrado estándar.
Gracias a sus características y capacidades integradas, el SLG47011 de Renesas ofrece un rendimiento eficiente en aplicaciones de módem HART. La figura 3 muestra el esquema general del módem basado en el SLG47011. Con pequeñas modificaciones en el circuito, puede funcionar tanto como host (sistema de control o supervisión) como dispositivo de campo (sensor). Cabe señalar también que, además de proporcionar la funcionalidad básica para el módem HART, el SLG47011 (al igual que otros circuitos integrados GreenPAK) cuenta con muchos otros bloques lógicos que pueden utilizarse para implementar circuitos adicionales definidos por el cliente (como un watchdog, etc.).
Figura 3. Esquema general del módem HART basado en el SLG47011
El módem recibe señales con una duración de 833 μs a través de una línea de 4-20 mA y, tras filtrarlas, las convierte en bits utilizando el protocolo UART. Del mismo modo, el módem envía señales, y el código UART las convierte en una onda sinusoidal y las envía a la línea de 4-20 mA.
La figura 4 muestra un ejemplo de la señal del protocolo HART.
Detalles de los componentes analógicos externos del módem HART
Figura 5. Esquema de la parte analógica externa del módem HART
Para un funcionamiento correcto y el cumplimiento de la especificación oficial estándar HART, el circuito incluye un filtro activo que atenúa las señales fuera del rango de 1200 a 2200 Hz. Esto evita que el ruido en el bucle de corriente afecte a la correcta demodulación de los paquetes. El amplificador operacional U2 está configurado como un filtro pasabanda activo que utiliza la topología de Sallen-Key, lo que garantiza que solo se envíe la señal modulada relevante al módem HART para su posterior procesamiento.
El circuito también cuenta con histéresis para ajustar el umbral de recepción/rechazo, que se controla mediante las resistencias R3, R4 y R5. Los valores de la histéresis se calculan para cumplir los requisitos de la especificación HART. El búfer U1 está conectado a la salida del DAC SLG47011, lo que evita que se vea afectado por la carga. R1, R2 y C3 forman el desplazamiento del amplificador operacional U2. R6, R7 y C4 se utilizan para funcionar como un filtro de paso alto, mientras que R8 y C5 forman un filtro de paso bajo.
En este proyecto se utiliza un reloj externo de 4 MHz para cumplir los requisitos de la especificación. Sin embargo, gracias a la flexibilidad del SLG47011, se puede utilizar una frecuencia de reloj diferente con pequeños cambios en el diseño. Además, este ejemplo está diseñado para que el módem funcione con una salida de onda sinusoidal con una amplitud de 500 mV pico a pico. Dado que este valor no está estandarizado en la especificación, es posible ajustar fácilmente la amplitud para adaptarla a las necesidades de cualquier proyecto concreto.
Cualquier amplificador de bajo coste con un ancho de banda de al menos 10 kHz y una corriente de salida superior a 1 mA puede utilizarse como amplificador operacional externo. El valor de la tensión de offset de entrada no es crítico.
Diseño GreenPAK
El módem HART basado en el SLG47011 combina tanto la modulación como la demodulación de la señal de bucle de corriente. La figura 6 muestra un diseño interno del módem en el Go Configure Software Hub.
Figura 6 . Ir a «Configurar» > «Esquema del módem HART»
Modulador
El protocolo HART utiliza modulación por desplazamiento de frecuencia para codificar y transferir datos, concretamente una señal de 1200 Hz para un «uno» binario y de 2200 Hz para un «cero» binario. En primer lugar, el host emite una señal de solicitud de envío (RTS) activa-baja, activando el modo de modulación. CNT7/DLY7 y CNT6/DLY6 se activan al recibir esta señal.
Si se transmite un cero lógico al pin 4, la LUT1 de 4 bits emite una señal de 222 kHz desde CNT7/DLY7. En presencia de un uno lógico en el pin, emite en su lugar una señal de 121 kHz desde CNT6/DLY6. El contador de control de memoria cuenta de 0 a 100, lo que corresponde a 101 muestras de una forma de onda sinusoidal, proporcionando las frecuencias requeridas por el protocolo HART.
La tabla ROM almacena los valores para generar la onda sinusoidal, y el DAC convierte estos datos digitales de la ROM en una señal de onda sinusoidal (sin desplazamiento de fase). A continuación, esta señal se suma a la señal del bucle de corriente a través de un búfer.
Para cambiar la frecuencia de reloj del modulador, es necesario recalcular el número de muestras en las que se dividirá la onda sinusoidal generada. En consecuencia, deben calcularse los nuevos valores de la tabla de memoria para los datos revisados. Además, para el nuevo número de muestras, deben seleccionarse nuevos valores de datos del contador para CNT/DLY6 y CNT/DLY7.
La figura 7 muestra las formas de onda para el envío de datos modulados.
Canal 1 (amarillo/línea superior) – HART OUT.
Canal 2 (azul claro/2.ªlínea) – PIN 4 (DATA IN).
Canal 3 (magenta/3.ªlínea) – PIN 3 (RTS).
Figura 7 . Envío de datos al bucle de corriente (los datos son 0x11)
Demodulador
En este modo, la señal RTS del host está en ALTO, lo que activa los bloques analógicos del demodulador (PGA y ACMP). La señal filtrada del bucle de corriente se envía a la entrada diferencial del amplificador de ganancia programable (PGA), que amplifica la señal en 4b. Posteriormente, el comparador analógico (ACMP) compara esta señal con la tensión de referencia formada por un divisor externo. La demodulación comienza tan pronto como el SLG47011 detecta una señal de 1200/2200 Hz con VIN > 120 mV pico a pico en la línea (por el contrario, se ignorará una señal sinusoidal con amplitud VIN < 80 mV pico a pico). Estos valores de amplitud se toman de acuerdo con los requisitos de la especificación HART, y la solución basada en el SLG47011 cumple con esta especificación.
El retardo CNT2/DLY2 elimina el ruido de la salida del comparador, mientras que P DLY funciona como un detector de flancos. El retardo CNT3/DLY3 y el DFF21 determinan cuál de las dos frecuencias conocidas se encuentra en la entrada; concretamente, un cero lógico en la salida del DFF indica una frecuencia de entrada de 2200 Hz, y un uno lógico indica 1200 Hz. El retardo CNT4/DLY4 y el DFF22 determinan si hay una señal sinusoidal en la entrada. Un uno lógico en la salida del DFF indica la presencia de una señal de entrada, mientras que un cero lógico indica su ausencia. Simultáneamente, la señal OCD (detección de portadora de salida) en la salida del pin 6 informa al host de que se ha detectado la portadora. One Shot (CNT12/DLY12) forma una señal de salida con una duración de 820 µs, que se envía a través del pin 8 a la entrada de datos del host.
El pin 13 (controlado por la LUT4 de 3 bits) y el pin 16 proporcionan histéresis para el ACMPH en modo de demodulación. En modo de modulación, el divisor de referencia se desconecta de la fuente de alimentación para reducir el consumo de energía.
La figura 8 muestra las formas de onda para la recepción de datos.
Canal 1 (amarillo/línea superior) – HART IN.
Canal 2 (azul claro/2.ªlínea) – PIN 8 (DATA OUT).
Canal 3 (línea magenta/3.ª) – PIN 6 (OCD).
Figura 8 . Recepción de datos del bucle de corriente
Conclusión
En este artículo se ha analizado cómo se puede utilizar el circuito integrado SLG47011 para implementar un módem HART, gestionando tanto la modulación como la demodulación de la señal HART. El diseño cumple con los requisitos de certificación HART, pero se puede ajustar según sea necesario para adaptarse a los requisitos específicos de cada proyecto. Las principales ventajas de utilizar el SLG47011 incluyen un bajo consumo de energía, flexibilidad, un tamaño compacto y un rendimiento fiable, lo que lo convierte en una opción práctica para aplicaciones compatibles con HART. Para obtener más información y realizar pruebas, consulte el vídeo de demostración del laboratorio. El manual de la placa de demostración del módem HART de Renesas constituye un recurso útil para evaluar el funcionamiento del módem.
Autor: Marian Hryntsiv, ingeniero sénior de aplicaciones de documentación técnica, Renesas Electronics, Leópolis, Ucrania
