Mit dem Fortschritt von IoT- und KI-Technologien wird von den in Endgeräten eingesetzten Mikrocontrollern (MCUs) eine beispiellose Leistung erwartet. Hochleistungs-MCUs erreichen Taktraten im dreistelligen MHz-Bereich. Um eine noch höhere Leistung zu erzielen, ist es daher notwendig, die Lesegeschwindigkeit des integrierten nichtflüchtigen Speichers (MRAM) zu erhöhen und so die Diskrepanz zwischen MRAM- und CPU-Taktrate zu minimieren. MRAM verfügt über einen geringeren Lese-Headroom als der in herkömmlichen MCUs verwendete Flash-Speicher, was Hochgeschwindigkeits-Leseoperationen erschwert. Im Gegensatz dazu ist MRAM beim Schreiben schneller als Flash-Speicher, da vor dem Schreiben keine Löschvorgänge erforderlich sind.
Andererseits ist MRAM hinsichtlich der Schreibleistung schneller als Flash-Speicher, da vor dem Schreiben kein Löschvorgang erforderlich ist. Kürzere Schreibzeiten sind jedoch nicht nur für den täglichen Gebrauch wünschenswert, sondern auch zur Reduzierung der Kosten für das Schreiben von Testmustern in Testprozessen und von Steuercodes für Endprodukthersteller.
Um diese Herausforderungen zu bewältigen, hat Renesas die folgenden neuen Schaltungstechnologien für schnellere Lese- und Schreibvorgänge in MRAM entwickelt:
(1) Schnelle Lesetechnologie
: MRAM-Lesevorgänge werden üblicherweise mit einem Differenzverstärker (Sensorverstärker) durchgeführt, um den größeren der beiden Ströme – Speicherzellenstrom oder Referenzstrom – zu ermitteln. Da die Differenz der Speicherzellenströme zwischen den Zuständen 0 und 1 (dem Lesefenster) in MRAM jedoch geringer ist als in Flash-Speicher, muss der Referenzstrom für schnellere Lesevorgänge präzise in der Mitte des Lesefensters positioniert werden. Die neue Technologie führt zwei Mechanismen ein. Der erste richtet den Referenzstrom basierend auf der tatsächlichen Stromverteilung der Speicherzellen in jedem Chip, gemessen während des Testprozesses, in der Mitte des Fensters aus. Der zweite Mechanismus reduziert die Abweichung des Sensorverstärkers. Diese Anpassungen führen zu einer höheren Lesegeschwindigkeit.
Darüber hinaus weisen herkömmliche Konfigurationen eine hohe parasitäre Kapazität in den Schaltungen zur Steuerung der Bitleitungsspannung auf, die einen zu hohen Spannungsanstieg während Lesevorgängen verhindern soll. Dies verlangsamt den Leseprozess. Daher wird in dieser Schaltung ein Kaskodenschaltschema (Anmerkung 1) eingeführt, um die parasitäre Kapazität zu reduzieren und das Lesen zu beschleunigen.
Dank dieser Fortschritte erreicht Renesas die weltweit schnellste zufällige Lesezugriffszeit von 4,2 ns. Selbst unter Berücksichtigung der Vorbereitungszeit der Schnittstellenschaltung, die die Ausgabedaten vom MRAM empfängt, sind zufällige Lesevorgänge mit Frequenzen von über 200 MHz möglich.
(2) Hochgeschwindigkeits-Schreibtechnologie:
Die Hochgeschwindigkeits-Schreibtechnologien für eingebettetes STT-MRAM verbessern die Schreibleistung, indem zunächst alle Bits einer Schreibeinheit gleichzeitig mit einer relativ niedrigen Schreibspannung angesteuert werden, die über eine Abwärtsschaltung aus der externen Spannung (IO-Versorgung) des MCU-Chips erzeugt wird. Anschließend wird eine höhere Schreibspannung nur für die wenigen verbleibenden, nicht beschreibbaren Bits verwendet. Dieses Mal berücksichtigt Renesas, dass die Stromversorgungsbedingungen in den Testprozessen und bei den Endproduktherstellern stabil sind, sodass die untere Grenze der externen Spannung angehoben werden kann. Durch Anlegen einer höheren Abwärtsspannung an alle Bits in der ersten Stufe lässt sich die Schreibleistung um das 1,8-Fache verbessern.
Durch die Kombination der genannten neuen Technologien wurde ein Prototyp eines MCU-Testchips mit einem 10,8 Mbit MRAM-Speicherzellenarray in einem 22-nm-Embedded-MRAM-Prozess gefertigt. Die Evaluierung des Prototypchips bestätigte eine zufällige Lesezugriffsfrequenz von über 200 MHz und eine Schreibgeschwindigkeit von 10,4 MB/s bei einer maximalen Sperrschichttemperatur von 125 °C.
Der Testchip enthält außerdem 0,3 Mbit OTP (siehe Anmerkung 2), das durch das Aufbrechen von MRAM-Zellen Datenmanipulationen verhindert. Dieser Speicher kann zur Speicherung von Sicherheitsinformationen verwendet werden. Das Schreiben auf OTP erfordert eine höhere Spannung als das Schreiben auf MRAM, was das Schreiben im Feld erschwert, da die Versorgungsspannungen dort typischerweise weniger stabil sind. Durch die Unterdrückung des parasitären Widerstands innerhalb des Speicherzellenarrays ermöglicht diese neue Technologie jedoch auch das Schreiben im Feld.
Renesas entwickelt weiterhin Technologien zur Integration von MRAM in MCUs (IEDM 2021, VLSI 2022). Diese neuen Technologien bergen das Potenzial, die Speicherzugriffsgeschwindigkeit drastisch auf über 200 MHz zu erhöhen und so leistungsfähigere Mikrocontroller mit integriertem MRAM zu ermöglichen. Schnellere Schreibgeschwindigkeiten tragen zu einer effizienteren Programmierung in Endgeräten bei. Renesas arbeitet kontinuierlich daran, die Kapazität, Geschwindigkeit und Energieeffizienz von MRAM weiter zu verbessern.
Hinweis:
Kaskadierung bezeichnet die Reihenschaltung eines Source-Transistors mit einem Transistor, an dessen Gate eine Gleichspannung angelegt wird.
Einmalig programmierbarer Speicher. Durch die Konfiguration eines Teils des MRAM-Speicherarrays als OTP kann ein OTP mit einer kleineren Fläche als ein allgemeines Makro-OTP implementiert werden, das eFuses oder Transistor-Oxidfilmunterbrechung verwendet.
