Signale mit höherer Amplitude sind unempfindlicher gegenüber Rauschen und Verzerrungen. Daher liegt der gängigste Industriestandard für den analogen Signalbereich bei ±10 V. Dieser Artikel erläutert, warum die neueste Generation von Analog-Digital-Wandlern (ADCs) mit sukzessiver Approximation nicht mit diesem Signalbereich kompatibel ist und warum moderne ADCs wieder auf diesen Standard zurückgreifen.
AD-Wandler mit einem sukzessiven Approximationsregister funktionieren wie eine Waage [1, 2]. Wie in Abbildung 1 dargestellt, prüft der Komparator, ob die vom Abtast-Halte-Kondensator (S&H-Kondensator) erfasste Eingangsspannung Vin höher oder niedriger ist als die vom kapazitiven Digital-Analog-Wandler (DAC oder CDAC) erzeugte Spannung. Der DAC approximiert die Eingangsspannung mit einem zusätzlichen Bit Genauigkeit pro Taktzyklus.
Der SAR-ADC ist der am weitesten verbreitete Wandler, obwohl er weder der schnellste noch der genaueste ist. Sein Vorteil gegenüber dem hochauflösenden Delta-Sigma-Wandler liegt in der Möglichkeit, eine Momentaufnahme des Originalsignals zu erstellen und dieses somit zu einem präzise definierten Zeitpunkt abzutasten. In der industriellen Prozesssteuerung ist dies häufig von großer Bedeutung.
Darüber hinaus erzielt der SAR-ADC höhere Konversionsraten bei ähnlicher Verlustleistung. Im Vergleich zu Pipeline-Wandlern bietet der SAR-ADC ein besseres Rauschverhalten und verbraucht deutlich weniger Strom – ein wichtiger Aspekt in batteriebetriebenen Systemen oder bei Anwendungen mit begrenzter Verlustleistung.
Industrielle Anwendungen sind oft rauen Umgebungsbedingungen ausgesetzt, weshalb ein großer analoger Signalbereich (±10 V oder mehr) zur Signalverstärkung wünschenswert ist. Halbleiterprozesse sind jedoch aufgrund der Durchbruchspannung der internen Transistoren im Allgemeinen nicht mit diesem Spannungsbereich kompatibel. Dieser Artikel beschreibt die Geschichte des SAR-Wandlers und neue Hochspannungslösungen mit speziellen analogen Prozessen und gibt einen Ausblick auf die nächste Produktgeneration.
Einschränkungen von Hochspannungs-ADCs der vorherigen Generation:
Bis Mitte der 1990er-Jahre ermöglichten ADCs einen bipolaren Eingangsspannungsbereich von ±5 V oder ±10 V. Dies wurde durch 2-mm- und 3-mm-CMOS-Prozesse mit hochlinearen Widerständen erreicht. Ein typisches Beispiel ist der Burr-Brown ADS7809. Tabelle 1 zeigt einige Spezifikationen. Die differentielle Nichtlinearität (DNL) ermöglicht zwar echte 16-Bit-Performance, jedoch ist die Konvertierungsgeschwindigkeit gering und der Stromverbrauch hoch.
Dies liegt an der erforderlichen Transistorgröße. Der Komparatoreingang benötigt beispielsweise ein rauscharmes Differenzverstärkerpaar. Das Rauschen von MOS-Transistoren ist eine Funktion der Steilheit gm, welche wiederum vom Verhältnis der Transistorbreite W zu seiner Länge L und dem durchfließenden Strom abhängt. Die Mindestlänge ist prozessbedingt begrenzt; die Breite muss groß und der Strom hoch sein.
Die Größe der Bauelemente verursacht zudem parasitäre Kapazitäten. Beispielsweise begrenzt die Gate-Kapazität der zweiten Verstärkungsstufe des Komparators die Geschwindigkeit des ersten Differenzverstärkers und damit auch die Konvertierungsgeschwindigkeit des Komparators. Daher muss bei der Entwicklung von Wandlern ein Kompromiss zwischen Leistungsaufnahme, Geschwindigkeit und Rauschen gefunden werden.
Die großen Transistoren der vorherigen ADC-Generation erforderten zudem große Wafer, was zu hohen Wafer-Produktionskosten und geringeren Gewinnmargen führte. Darüber hinaus bedingte die geringe Geschwindigkeit lange Testzeiten, wodurch Hochleistungs-ADCs teuer wurden. Die großen Wafer erforderten außerdem große Gehäuseformate wie das Dual-Row-Gehäuse (DIP) oder das Wide-Body-Surface-Mount-IC (SOIC). Folglich verlagerte sich die ADC-Forschung und -Entwicklung von Hochspannungsdesigns und -prozessen hin zu CMOS-Prozessen mit kürzeren Gate-Längen.
Die erste 5-V-Generation:
Der erste 16-Bit-ADC in 5-V-Technologie (der Burr-Brown ADS8320) wurde 1998 zum Produkt des Jahres gekürt. Die Rauschleistung wurde dank der besseren Steilheitskonstante (gm) der Transistoren verbessert. Durch die Verwendung einer niedrigeren Versorgungsspannung und kleinerer parasitärer Kondensatoren konnte der Stromverbrauch deutlich reduziert werden. Dies ermöglichte den Einsatz von SAR-ADCs in neuen Anwendungen wie tragbaren und batteriebetriebenen Geräten, einschließlich Touchscreen-Produkten.
Die geringe Größe des LSB (Least Significant Bit) führte jedoch zu einer höheren Empfindlichkeit des Wandlers. Die Entwicklung erforderte Anpassungen an thermischen Problemen und Gehäuseänderungen, was zu einer reduzierten differentiellen Linearität von 14–15 Bit und einer integralen Linearität von 13–14 Bit führte (siehe auch Tabelle 2).
Die zweite Generation von 5-V-ADCs
zeichnete sich durch neue Architekturen aus, die robustere Produkte ermöglichten und Rauschen sowie Stromverbrauch reduzierten. Eine dieser Architekturen ist die dynamische Fehlerkorrektur [3], die Fehler bei der Entscheidung des höchstwertigen Bits (MSB) kompensiert, wenn der Komparator stark belastet ist und die Referenzquelle große Kondensatoren aufladen muss. Diese Fehler werden bei der Entscheidung des niederwertigsten Bits (LSB) korrigiert, da niedrigere Signalpegel die Einschwingvorgänge verringern. Dies verbesserte die Linearität der zweiten Generation von SAR-ADCs im 5-V-Prozess.
Neue Referenzdesigns mit externen Kompensationskondensatoren [4] reduzierten den Stromverbrauch weiter. Ein optimiertes DAC-Design verbesserte das Rauschverhalten. Mit einem ADS8329 von Texas Instruments (TI) wurde ein Signal-Rausch-Verhältnis (SNR) von 93 dB bei einer Konversionsrate von 1 MSPS und einem Stromverbrauch von 39 mW bei 5 V Versorgungsspannung bzw. 15,5 mW bei 2,7 V Versorgungsspannung erreicht (siehe Tabelle 3).
Volldifferenzielle ADC-Architekturen (siehe Abbildung 2), wie beispielsweise der TI ADS8482, wurden vorgestellt, um das Eingangsintervall sowie die LSB-Größe und das Signal-Rausch-Verhältnis zu verdoppeln. Theoretisch lässt sich eine Verbesserung von 6 dB erzielen. Eine Erhöhung der Auflösung auf 18 Bit reduziert das Quantisierungsrauschen weiter und ermöglicht ein Signal-Rausch-Verhältnis von 100 dB.
Eine weitere Reduzierung der Transistorlänge führt jedoch nicht zwangsläufig zu einer Rauschreduzierung. Dies liegt daran, dass das Transistorrauschen des Komparators und der Referenz nicht mehr dominant ist. Durch Reduzierung der Eingangsspannung... wird der Parameter dominant, der das sogenannte kT/C-Rauschen ist. Dies ist thermisches Rauschen, das während der Abtastung durch den Durchlasswiderstand Ron des Eingangsschalters erzeugt wird. Die Rauschdichte eines Widerstands nRon wird in [5] beschrieben.
(1)
In Gleichung (1) steht k für die Boltzmann-Konstante und T für die absolute Temperatur. Die Bandbreite dieses thermischen Rauschens ist durch den Schaltwiderstand und die Abtastfähigkeit Cs des AD-Wandlers begrenzt. Die effektive Rauschbandbreite [5] lässt sich wie folgt berechnen:
(2)
Die effektive (RMS-)Spannung des Abtastrauschens Vsrms beträgt daher:
(3)
Wie in Gleichung (3) gezeigt, hängt das Abtastrauschen ausschließlich von der Größe des Abtastkondensators ab. Durch den Wechsel zu einem moderneren Verfahren, bei dem die Transistorlänge um den Faktor x reduziert wird, würde die maximal zulässige Versorgungsspannung um denselben Faktor x sinken. Diese niedrigere Versorgungsspannung würde den Eingangsspannungsbereich und damit die Größe eines LSB um denselben Faktor x verringern. Soll das Abtastrauschen bezüglich eines LSB konstant bleiben, müsste der Abtastkondensator um den Faktor x² erhöht werden.
Dies würde nicht nur zu einer deutlichen Vergrößerung der Wafergröße führen, sondern auch das Aufladen der DAC-Kondensatoren von einer negativen Referenz (fast immer Masse) auf eine positive Referenz beeinträchtigen. Das Aufladen der Kapazität um den Faktor x² bei einer x-mal niedrigeren Referenzspannung würde den Referenzstrom um den Faktor x erhöhen. Der Stromverbrauch bliebe konstant, da bis zu einer x-mal niedrigeren Referenzspannung ein x-mal höherer Strom aufrechterhalten würde. Der einzige Vorteil ergäbe sich aus der Komparatorkonstruktion (siehe Abbildung 3).
Eine signifikante Leistungssteigerung durch Verkürzung der Gate-Länge scheint nicht möglich. Die wichtigsten Elemente des Analogdesigns konzentrierten sich auf die Entwicklung eines neuen Prozesses, der die Transistorlänge bei 0,5–0,6 mm beließ und spezifische Merkmale für leistungsstarke Analogprodukte hinzufügte.
Hochleistungsfähige analoge Prozessentwicklung:
Ein entscheidender Aspekt ist die Verwendung optimal angepasster Widerstände mit geringer Temperaturdrift über ihre gesamte Lebensdauer. Diese Widerstände ermöglichen die Entwicklung leistungsstarker R-2R-Digital-Analog-Wandler, wie beispielsweise des TI DAC8831. Bei niedrigem Spannungskoeffizienten des Widerstands lassen sich zudem Serien-DACs mit sehr geringer integraler Nichtlinearität realisieren, wie etwa der TI DAC8558.
Ein extrem dünnes Metallsubstrat ermöglicht die Entwicklung komplexer digitaler Schnittstellen und Funktionen. Produkte der vorherigen Generation verfügten in der Regel über sehr einfache serielle oder parallele Ein- und Ausgänge. Neue Funktionen wurden hinzugefügt und über eine interne Registerzuordnung gesteuert. Die elektrische Regelung, ebenfalls über die Registerzuordnung gesteuert, erfolgte mittels elektrischer Sicherungen oder einmalig programmierbarer Speicher (OTP). Einige Produkte implementierten sogar verschiedene Schnittstellen, die extern über Pins angesteuert wurden.
Darüber hinaus ermöglicht der BiCMOS-Prozess die Herstellung hochwertiger Bipolartransistoren, die für Verstärker- und Referenzschaltungen von großer Bedeutung sind. Dieser Prozess erfordert eine vergrabene N-Schicht, die eine P-Wanne vom Substrat isoliert (siehe Abbildung 4). Dadurch werden die NCH-Transistorarrays vom Substrat entkoppelt. So lässt sich das Substrat vor dem Rauschen digitaler Schaltungen und die empfindlichen analogen Schaltungen vor dem allgemeinen Substratrauschen schützen.
Besonders interessant sind die Hochspannungstransistoren, die in einem Dual-Gate-Prozess realisiert werden. Zwischen Drain und Source sowie zwischen Gate und Source können 36 V angelegt werden. Die Kombination von Hoch- und Niederspannungstransistoren ermöglicht die Realisierung interessanter Produkte wie der nächsten Generation von Hochspannungs-ADCs.
Eine neue Generation von Hochspannungs-ADCs:
Obwohl 5-V-ADCs ein exzellentes Rauschverhalten aufweisen, sind sie für die industrielle Prozesssteuerung nicht optimal geeignet. Ein rauscharmer Wandler allein genügt nicht; ein robuster Analogteil ist ebenfalls erforderlich, um das Eingangssignal unter diesen anspruchsvollen Bedingungen zu verarbeiten. ±10-V-Eingangssignale sind im Vergleich zu einfachen 5-V-Systemen prinzipiell viermal robuster. Daher sind Hochspannungs-ADCs weiterhin von großem Interesse. Eine
neue Generation von Hochspannungs-ADCs wird von den Komponenten dieses neuen Fertigungsprozesses profitieren. Es gibt zwei Ansätze. Der erste Ansatz verwendet Widerstände mit geringer Drift und niedrigem Spannungskoeffizienten. Das ±10-V-Eingangssignal kann intern aufgeteilt und in den 0-5-V-Bereich verschoben werden. Dadurch kann das Signal mit 5-V-Transistoren verarbeitet werden, wodurch die höhere Geschwindigkeit, das geringere Rauschen und der niedrigere Stromverbrauch dieser Niederspannungstransistoren genutzt werden. Ein typisches Beispiel ist der TI ADS8515. Die Leistung wurde jedoch durch neue Architekturen und den neuen Fertigungsprozess weiter verbessert. Tabelle 4 vergleicht die Spezifikationen der vorherigen Generation (ADS7809) und der neuen Generation (ADS8515).
Diese Implementierung hat zwei Nachteile. Erstens wird ein Gleichstrom aus dem Eingangssignal erzeugt, wodurch hochohmige Eingangsquellen Verstärkungsfehler verursachen. Um diesen Strom gering zu halten, muss der Innenwiderstand hoch sein, was die Eingangsbandbreite des AD-Wandlers begrenzt. Dies erfordert automatisch längere Abtastzeiten und führt zu geringeren Wandlungsgeschwindigkeiten.
Beim zweiten Ansatz wird das Hochspannungs-Eingangssignal mithilfe von Hochspannungstransistoren direkt in den Abtastkondensator eingespeist. Der kapazitive DAC des AD-Wandlers teilt das Signal anschließend mittels SAR. Auch diese Methode hat Nachteile.
Obwohl die Kondensatoren einen ausgezeichneten Spannungskoeffizienten bieten, wird die Gesamtlinearität des AD-Wandlers dennoch beeinträchtigt. Bei hohen Spannungen gilt dies insbesondere für den quadrierten Spannungskoeffizienten. Wird ein 10-V-Signal im Kondensator gespeichert und beträgt der quadrierte Spannungskoeffizient etwa 1 ppm/V², so beträgt die Variation des Abtastkondensators an den Extremwerten 100 ppm, jedoch nicht im mittleren Bereich. Die integrale Nichtlinearität erstreckt sich über mehrere LSBs.
Der zweite Nachteil resultiert aus dem hohen Leitwiderstand Ron und der hohen parasitären Kapazität Cmsw der Hochspannungs-Eingangsschalter. Beide Effekte verhalten sich nichtlinear zur Eingangsspannung und beeinträchtigen die Gleichstromleistung nicht. Wechselstromsignale werden jedoch durch Verzerrungen aufgrund der eingangsspannungsabhängigen Verzögerung Ron·(Csw+Cs) der Abtastschaltung beeinflusst. Die Initialisierung (siehe Abbildung 5), bei der das Gate des Eingangsschalters auf das Eingangssignal plus eine konstante Spannung eingestellt und die Baugruppe kurzgeschlossen wird, reduziert zwar die gesamte harmonische Verzerrung, erfordert aber umfangreiche Schaltungen und vergrößert die Wafergröße.
Dennoch scheint die Abtastung mit Hochspannungsschaltern die Technik der Wahl für zukünftige Produkte zu sein. Neue Designarchitekturen und weitere Prozessverbesserungen werden entwickelt, um die genannten Probleme zu beheben.
Ausblick
: Zusammenfassend bieten die neuen Hochspannungsprodukte deutliche Verbesserungen hinsichtlich Geschwindigkeit, Leistung und Rauschen. Leider bestehen weiterhin zwei wesentliche Einschränkungen. Der hochohmige Abtastschalter, der zudem eine signifikante parasitäre Kapazität aufweist, beeinflusst die gesamte harmonische Verzerrung (THD) bei Signalfrequenzen über 100 kHz. Darüber hinaus erzeugt der Spannungskoeffizient des Kondensators eine integrale Nichtlinearität, die unabhängig von der Eingangsfrequenz ist.
Es scheint, dass weitere Fortschritte erforderlich sind, um das Problem der Klirrfaktorverzerrung (THD) zu beheben. Andererseits ist es an der Zeit, eine Regelungslösung für die integrale Nichtlinearität zu entwickeln, insbesondere da alle anderen DC-Spezifikationen, wie z. B. differentielle Nichtlinearität, Offset [6], Verstärkung [7] und sogar die Gleichtaktunterdrückung, einstellbar sind.
Die hohe Eingangsspannung sollte zudem Designs ermöglichen, die das Rauschverhalten hinsichtlich des Signal-Rausch-Verhältnisses verbessern. Produkte mit einem Signal-Rausch-Verhältnis von 106 dB werden voraussichtlich in Zukunft verfügbar sein.
Referenzen
[1] F. Oehme, M. Huemer und M. Pfaff, Elektronik und Schaltungstechnik, Carl Hanser Verlag, ISBN 3-446-40694-8, 2006.
[2] Rudy J. van de Plassche, CMOS Integrated Analog-to-Digital and Digital-to-Analog Converters, Springer Netherlands, ISBN 1-4020-750-6, 2003.
[3] Chakravarthy Srinivasean, Kiran M. Godbole, Fehlerkorrekturarchitektur zur Erhöhung der Geschwindigkeit und Reduzierung der Stromanforderungen von SAR-ADCs, Patent US6747589, Texas Instruments, 2004.
[4] Frank Ohnhaeuser, Mario Huemer, Referenzgenerierung für A/D-Wandler, CD-ROM-Proceedings des International Symposium on Signals, Systems and Electronics (ISSSE2007), Montreal (Kanada), August 2007.
[5] P. Gray, R. Meyer, Analyse und Design
[6] Frank Ohnhaeuser, Miroslav Oljaca, Offset-Fehlerkompensation von Eingangssignalen in einem Analog-Digital-Wandler, Patent US6433712, Texas Instruments, 2002.
Verstärkungs- und/oder Offsetkorrektur in einem Kondensator-Digital-Analog-Wandler, Patent US6922165, Texas Instruments, 2005.
Autor:
Frank Ohnhauser. Texas Instruments
