Die neue Spezifikation bietet Entwicklern mehr Freiheit bei der SerDes-Signalisierung über PCIe für Gigabit-Ethernet sowie volle USB-C-Kompatibilität und ermöglicht USB 3.2 Gen1 und DisplayPort Alt Mode über eine einzige USB-Schnittstelle. Diese neue Version unterstreicht die kontinuierlichen Bemühungen von SGET, den SMARC Computer-on-Module (COM)-Standard zukunftssicher zu gestalten – einschließlich des Vorteils, neueste Technologien mit voller Abwärtskompatibilität zu implementieren.

Der neue SMARC 2.1.1 Designleitfaden leistet einen wichtigen Beitrag zur Standardisierung des fragmentierten und proprietären COM-Marktes für Arm-basierte Prozessortechnologien.
Fast 95 % der Arm-basierten COMs sind nicht standardisiert, da sie größtenteils siliziumspezifische Pinbelegungen aufweisen. Die Pinbelegungen dieser Module sind schlecht definiert und dokumentiert, hochgradig proprietär, unterliegen keiner Peer-Review und ändern sich ständig. Dies macht es potenziellen Anwendern nahezu unmöglich, einen geeigneten langfristigen Weg in dieser komplexen Landschaft zu finden, ganz zu schweigen von der Unfähigkeit, ihre Designs mit Silizium der nächsten Generation wiederzuverwenden oder zu aktualisieren, was die Rentabilität der Investitionen von OEMs erheblich beeinträchtigt. Daher werden Kunden die SMARC 2.1.1 Modulspezifikation und den zugehörigen Designleitfaden 2.1.1 als eine der am besten definierten, detailliertesten, siliziumunabhängigen und zukunftssicheren offenen Spezifikationen auf dem Markt begrüßen. „Darüber hinaus profitieren x86-Designs von diesem klar definierten und durchdachten Standard“, so Markus Mahl, Mitwirkender der neuen Version.

Neue Funktionen im Designleitfaden:
Der SMARC 2.1.1 Designleitfaden enthält ein neues Kapitel zu SerDes-Implementierungen und bietet mehr Beispiele für vollwertige USB-C-Implementierungen, einschließlich des DisplayPort-Alt-Modus, sowie aktualisierte und erweiterte Optionen für Display-Schnittstellen. Zusätzlich wurde das Kapitel zur Modulstromversorgung optimiert, um den Einschaltvorgang und die vier separaten Leistungsdomänen besser zu erläutern. Neue Kapitel wurden zur Implementierung des RESET_OUT-Signals und zur Veranschaulichung des erhöhten Einflusses von Leiterbahn-Stubs auf Hochgeschwindigkeitssignale hinzugefügt, und es wurden Simulationen zum Leiterbahnverlust integriert. Neue Überlegungen zur SPI- und eSPI-Topologie runden die Verbesserungen ab.

Leitfaden herunterladen