Toshiba Electronics Europe s'apprête à annoncer le développement de sa prochaine génération de technologie de semi-conducteurs à superjonction à tranchée profonde (SJ) pour les MOSFET de puissance à haut rendement.Les dispositifs basés sur le nouveau procédé DTMOS V fonctionnent avec un bruit EMI plus faible et une résistance ON réduite (RDS(ON)), par rapport aux MOSFET DTMOS IV précédents.
À l'instar de la technologie semi-conductrice DTMOS IV précédente, la DTMOS V repose sur un procédé épitaxial unique comprenant une gravure de tranchées profondes suivie d'une croissance épitaxiale de type P. La gravure de tranchées profondes permet d'obtenir des pas de cellule plus étroits et une RDS(ON) plus faible que les procédés planaires classiques. Le procédé de gravure de tranchées profondes de Toshiba améliore les coefficients thermiques de RDS(ON) des MOSFET par rapport aux MOSFET à superjonction conventionnels utilisant un procédé de croissance épitaxiale multiple.
Grâce à la technologie DTMOS V, Toshiba a pu réduire la RDS(ON) du circuit intégré DPAK TK290P60Y jusqu'à 17 % par rapport à la RDS(ON) plus faible du MOSFET DTMOS IV TK12P60W. L'entreprise a également optimisé le compromis entre performances de commutation et interférences électromagnétiques.
Les MOSFET DTMOS V simplifieront la conception et amélioreront les performances des applications de conversion de puissance, notamment les alimentations à découpage, les systèmes de correction du facteur de puissance (PFC), l'éclairage LED et d'autres applications AC/DC. Les premiers MOSFET basés sur le procédé de cinquième génération offriront des tensions de 600 V et 650 V et seront disponibles en boîtiers DPAK (TO-252) et TO-220SIS (isolation intelligente). Leur résistance à l'état passant maximale sera comprise entre 0,29 Ω et 0,56 Ω.
